一種智慧型功率模組

《一種智慧型功率模組》是廣東美的製冷設備有限公司於2013年8月22日申請的發明專利，該專利的申請號為2013103709161，公布號為CN104111689A，授權公布日為2014年10月22日，發明人是馮宇翔。

《一種智慧型功率模組》屬於功率驅動控制領域，提供了一種智慧型功率模組。該發明通過在智慧型功率模組中採用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調整模組、V相調整模組、W相調整模組、U相電壓採樣模組、V相電壓採樣模組以及W相電壓採樣模組的HVIC晶片，在HVIC晶片的三個上橋臂信號端為低電平（低電平時間大於高電平時間）時可使HVIC晶片對濾波電容和智慧型功率模組外接的儲能電容進行充電，使充電時間大幅度增加，從而使智慧型功率模組在啟動時對濾波電容和儲能電容的充電時間相應地增加，並降低IGBT管在上電啟動時的發熱量，延長IGBT管的壽命和智慧型功率模組的壽命，提高智慧型功率模組的使用安全性。

2016年12月7日，《一種智慧型功率模組》獲得第十八屆中國專利優秀獎。

（概述圖為《一種智慧型功率模組》摘要附圖）

基本介紹

• 中文名：一種智慧型功率模組
• 公布號：CN104111689A
• 公布日：2014年10月22日
• 申請號：2013103709161
• 申請日：2013年8月22日
• 申請人：廣東美的製冷設備有限公司
• 地址：廣東省佛山市順德區北滘鎮林港路
• 發明人：馮宇翔
• Int.Cl.：G05F1/66(2006.01)I
• 代理機構：深圳中一專利商標事務所
• 代理人：張全文
• 類別：發明專利

專利背景

智慧型功率模組（IPM，Intelligent Power Module），是一種結合電力電子技術和積體電路技術的功率驅動類產品。智慧型功率模組把功率開關器件和高壓驅動電路集成在一起，並內置有過電壓、過電流和過熱等故障檢測電路。智慧型功率模組一方面通過接收MCU的控制信號並驅動後續電路工作，另一方面又將系統的狀態檢測信號反饋回MCU。與傳統分立方案相比，智慧型功率模組以其高集成度、高可靠性等優勢贏得越來越大的市場，尤其適合於驅動電機的變頻器及各種逆變電源，是用於變頻調速、冶金機械、電力牽引、伺服驅動及變頻家電的理想電力電子器件。

2013年8月前的智慧型功率模組的電路結構如圖1所示，其用於輸出U相電、V相電及W相電。其中：

HVIC（High Voltage Integrated Circuit，高壓積體電路）晶片101的電源端VCC作為智慧型功率模組的低壓區供電正端VDD，VDD處的電壓一般為15伏，HVIC晶片101的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別作為智慧型功率模組的U相上橋臂輸入端UHIN、V相上橋臂輸入端VHIN及W相上橋臂輸入端WHIN；HVIC晶片101的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3分別作為智慧型功率模組的U相下橋臂輸入端ULIN、V相下橋臂輸入端VLIN及W相下橋臂輸入端WLIN；在此，智慧型功率模組的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2、第三上橋臂信號端HIN3、第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3的輸入信號的電壓範圍是0～5V；HVIC晶片101的接地端GND作為智慧型功率模組的低壓區供電負端COM；HVIC晶片101的第一供電正端VB1作為智慧型功率模組的U相高壓區供電正端UVB，HVIC晶片101的第一高壓區控制端HO1與IGBT管Q1的柵極相連，HVIC晶片101的第一供電負端VS1端與所述IGBT管Q1的源極、快恢復二極體D1的陽極、IGBT管D4的漏極以及快恢復二極體D4的陰極相連，並作為智慧型功率模組的U相高壓區供電負端UVS，濾波電容C1連線於智慧型功率模組的U相高壓區供電正端UVB與U相高壓區供電負端UVS之間；HVIC晶片101的第二供電正端VB2作為智慧型功率模組的V相高壓區供電正端VVB，HVIC晶片101的第二高壓區控制端HO2與IGBT管Q2的柵極相連，HVIC晶片101的第二供電負端VS2與IGBT管Q2的源極、快恢復二極體D2的陽極、IGBT管Q5的漏極以及快恢復二極體D5的陰極相連，並作為智慧型功率模組的V相高壓區供電負端VVS，濾波電容C2連線於智慧型功率模組的V相高壓區供電正端VVB與V相高壓區供電負端VVS之間；HVIC晶片101的第三供電正端VB3作為智慧型功率模組的W相高壓區供電正端WVB，HVIC晶片101的第三高壓區控制端HO3與IGBT管Q3的柵極相連，HVIC晶片101的第三供電負端VS3與IGBT管Q3的源極、快恢復二極體D3的陽極、IGBT管Q6的漏極以及快恢復二極體D6的陰極相連，並作為智慧型功率模組的W相高壓區供電負端WVS，濾波電容C3連線於智慧型功率模組的W相高壓區供電正端WVB與W相高壓區供電負端WVS之間；HVIC晶片101的第一低壓區控制端LO1、第二低壓區控制端LO2及第三低壓區控制端LO3分別與所述IGBT管Q4的柵極、IGBT管Q5的柵極以及IGBT管Q6的柵極相連；IGBT管Q4的源極與快恢復二極體D4的陽極相連，並作為智慧型功率模組的U相低電壓參考端UN；IGBT管Q5的源極與快恢復二極體D5的陽極相連，並作為智慧型功率模組的V相低電壓參考端VN；IGBT管Q6的源極與快恢復二極體D6的陽極相連，並作為智慧型功率模組的W相低電壓參考端WN；IGBT管Q1的漏極、快恢復二極體D1的陰極、IGBT管Q2的漏極、快恢復二極體D2的陰極、IGBT管Q3的集電極、快恢復二極體D3的陰極共接並作為智慧型功率模組的高電壓輸入端P，P一般接入300伏電壓。

HVIC晶片101的作用是將HIN1、HIN2、HIN3、LIN1、LIN2、LIN3所接收的0～5V的邏輯信號分別傳到HO1、HO2、HO3、LO1、LO2、LO3，其中HO1、HO2及HO3所輸出的是VS～VS+15伏的邏輯信號，LO1、LO2、LO3是0～15伏的邏輯信號；同一相的輸入信號不能同時為高電平，即第一上橋臂信號端HIN1與第一下橋臂信號端LIN1的輸入信號不能同時為高電平，第二上橋臂信號端HIN2與第二下橋臂信號端LIN2的輸入信號不能同時為高電平，第三上橋臂信號端HIN3與第三下橋臂信號端LIN3的輸入信號不能同時為高電平。

HVIC晶片101內部包含有自舉電路，該自舉電路的結構如下：高壓DMOS管DM1的源極、高壓DMOS管DM2的源極以及高壓DMOS管DM3的源極共接於HVIC晶片101的電源端VCC，高壓DMOS管DM1的襯底、高壓DMOS管DM2的襯底以及高壓DMOS管DM3的襯底均接地，高壓DMOS管DM1的漏極、高壓DMOS管DM2的漏極以及高壓DMOS管DM3的漏極分別連線HVIC晶片101的第一供電正端VB1、第二供電正端VB2及第三供電正端VB3，U相控制電路1011的輸入端、V相控制電路1012的輸入端及W相控制電路1013的輸入端分別連線HVIC晶片101的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3，U相控制電路1011的輸出端、V相控制電路1012的輸出端及W相控制電路1013的輸出端分別與高壓DMOS管DM1的柵極、高壓DMOS管DM2的柵極以及高壓DMOS管DM3的柵極相連線。

在實際套用時，智慧型功率模組的接線方法如圖2所示，電容C4連線於UVB與UVS之間，電容C5連線於VVB與VVS之間，電容C6連線於WVB與WVS之間；UN、VN、WN共接於電阻R1的第一端，電阻R1的第二端與COM共接於地。以下是以U相為例說明智慧型功率模組的工作原理：當LIN1為高電平時，HIN1則必須為低電平，此時，LO1和HO1分別輸出高電平和低電平，從而使VS1處的電壓約為0V，在LIN1為高電平時，U相控制電路1011輸出高電平使高壓DMOS管DM1導通，VCC通過高壓DMOS管DM1向電容C1和電容C4充電，當時間足夠長或使電容C1和電容C4充電前的剩餘電量足夠多時，VB1對VS1的電壓接近15伏。

當LIN1為低電平時，HIN1為低電平或高電平。當HIN1為低電平時，LO1和HO1均輸出低電平，此時U相高壓區不工作且無輸出；而當HIN1為高電平時，LO1和HO1分別輸出低電平和高電平，從而使VS1處的電壓約為300V。在LIN1為低電平時，U相控制電路1011輸出低電平使高壓DMOS管DM1截止，VB1的電壓被抬高至315伏左右，通過電容C1及電容C4的電量維持U相高壓區工作，如果HIN1為高電平的持續時間足夠短或電容C1和電容C4存儲的電量足夠多，在U相高壓區工作過程中，VB1對VS1的電壓可保持在14伏以上。實際套用過程中，在智慧型功率模組外接的電容C4充分充電後，VB1對VS1的電壓能夠保持在14伏～15伏之間以維持智慧型功率模組的正常工作，但在剛上電時，VB1對VS1的電壓VB1-VS1的波形往往會如圖3所示。由於電容C1和電容C4的初始電量為0，所以在剛上電時，電容C1和電容C4要被充電，當LIN1對GND的電壓LIN1-GND為高電平時，U相控制電路1011控制高壓DMOS管DM1導通，以便VCC對電容C1和電容C4進行充電，由於電容C4的電容量一般比較大且會達到0.5～1mF，所以，按照現行的充電原理，電容C1和電容C4隻有在LIN1為高電平時才能被充電，則在上電後LIN1輸入的前三個輸入信號時，VB1對VS1的電壓往往達不到IGBT管Q1的飽和壓降穩定時所需的電壓V_IGBT，而在HO1輸出高電平時，HO1對VS1的電壓差和VB1對VS1的電壓差是一致的，因此，在剛上電時，HO1對VS1的電壓達不到V_IGBT，則IGBT管Q1無法穩定導通。根據IGBT管的柵極-射極電壓V_GE與其飽和壓降V_CESAT的關係特性，當V_GE<V_IGBT時，IGBT管的飽和壓降V_CESAT會急劇上升，進而導致IGBT管導通時的功耗急劇增大。

因此，對於上述2013年8月前的智慧型功率模組，在剛上電時，IGBT管的飽和壓降會非常大，導致IGBT管因功耗驟增而急劇發熱，對於某些特殊工況，甚至會因為熱量積聚而導致IGBT管爆炸，而對於常規工況，每次上電瞬間的急劇發熱也會導致IGBT管的使用壽命縮短，進而縮短智慧型功率模組的使用壽命。

綜上所述，2013年8月前的智慧型功率模組存在因上電時IGBT管的飽和壓降過大並急劇發熱而縮短使用壽命，甚至會因IGBT管爆炸而損壞的問題。

發明內容

專利目的

《一種智慧型功率模組》旨在解決2013年8月前的智慧型功率模組所存在的因上電時IGBT管的飽和壓降過大並急劇發熱而縮短使用壽命，甚至會因IGBT管爆炸而損壞的問題。

技術方案

《一種智慧型功率模組》包括HVIC晶片、IGBT管Q1、快恢復二極體D1、IGBT管Q2、快恢復二極體D2、IGBT管Q3、快恢復二極體D3、IGBT管Q4、快恢復二極體D4、IGBT管Q5、快恢復二極體D5、IGBT管Q6、快恢復二極體D6、濾波電容C1、濾波電容C2及濾波電容C3；所述HVIC晶片的電源端為所述智慧型功率模組的低壓區供電正端，所述HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端分別為所述智慧型功率模組的U相上橋臂輸入端、V相上橋臂輸入端及W相上橋臂輸入端，所述HVIC晶片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端分別為所述智慧型功率模組的U相下橋臂輸入端、V相下橋臂輸入端及W相下橋臂輸入端，所述HVIC晶片的接地端作為所述智慧型功率模組的低壓區供電負端，所述HVIC晶片的第一供電正端作為所述智慧型功率模組的U相高壓區供電正端，所述HVIC晶片的第一高壓區控制端與所述IGBT管Q1的柵極相連，所述HVIC晶片的第一供電負端與所述IGBT管Q1的源極、所述快恢復二極體D1的陽極、所述IGBT管D4的漏極以及所述快恢復二極體D4的陰極共接作為所述智慧型功率模組的U相高壓區供電負端，所述濾波電容C1連線於所述智慧型功率模組的U相高壓區供電正端與U相高壓區供電負端之間。

所述HVIC晶片的第二供電正端作為所述智慧型功率模組的V相高壓區供電正端，所述HVIC晶片的第二高壓區控制端與所述IGBT管Q2的柵極相連，所述HVIC晶片的第二供電負端與所述IGBT管Q2的源極、所述快恢復二極體D2的陽極、所述IGBT管Q5的漏極以及所述快恢復二極體D5的陰極共接作為智慧型功率模組的V相高壓區供電負端，所述濾波電容C2連線於所述智慧型功率模組的V相高壓區供電正端與V相高壓區供電負端之間，所述HVIC晶片的第三供電正端作為所述智慧型功率模組的W相高壓區供電電源正端，所述HVIC晶片的第三高壓區控制端與所述IGBT管Q3的柵極相連，所述HVIC晶片的第三供電負端與所述IGBT管Q3的源極、所述快恢復二極體D3的陽極、所述IGBT管Q6的漏極以及所述快恢復二極體D6的陰極共接作為所述智慧型功率模組的W相高壓區供電負端，所述濾波電容C3連線於智慧型功率模組的W相高壓區供電正端與W相高壓區供電負端之間；所述HVIC晶片的第一低壓區控制端、第二低壓區控制端及第三低壓區控制端分別與所述IGBT管Q4的柵極、所述IGBT管Q5的柵極以及所述IGBT管Q6的柵極相連；所述IGBT管Q1的漏極與所述快恢復二極體D1的陰極、所述IGBT管Q2的漏極、所述快恢復二極體D2的漏極、所述IGBT管Q3的漏極及所述快恢復二極體D3的陰極共接所形成的共接點作為所述智慧型功率模組的高電壓輸入端，所述IGBT管Q4的源極與所述快恢復二極體D4的陽極共接所形成的共接點作為所述智慧型功率模組的U相低電壓參考端，所述IGBT管Q5的源極與所述快恢復二極體D5的陽極共接所形成的共接點作為所述智慧型功率模組的V相低電壓參考端，所述IGBT管Q6的源極與所述快恢復二極體D6的陽極共接所形成的共接點作為所述智慧型功率模組的W相低電壓參考端。

所述HVIC晶片包括一自舉電路，所述自舉電路包括：高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調整模組、V相調整模組、W相調整模組、U相電壓採樣模組、V相電壓採樣模組以及W相電壓採樣模組；所述高壓DMOS管DM1的源極與所述高壓DMOS管DM2的源極以及所述高壓DMOS管DM3的源極共接於所述HVIC晶片的電源端，所述高壓DMOS管DM1的漏極、所述高壓DMOS管DM2的漏極及所述高壓DMOS管DM3的漏極分別連線所述HVIC晶片的第一供電正端、第二供電正端及第三供電正端，所述高壓DMOS管DM1的襯底、所述高壓DMOS管DM2的襯底及所述高壓DMOS管DM3的襯底均接地，所述U相調整模組的第一輸入端與所述U相電壓採樣模組的控制端共接於所述HVIC晶片的第一下橋臂信號端，所述U相電壓採樣模組的輸入端和輸出端分別連線所述高壓DMOS管DM1的漏極和所述U相調整模組的第二輸入端，所述U相調整模組的第三輸入端和輸出端分別連線所述HVIC晶片的第一供電負端和所述高壓DMOS管DM1的柵極，所述V相調整模組的第一輸入端與所述V相電壓採樣模組的控制端共接於所述HVIC晶片的第二下橋臂信號端，所述V相電壓採樣模組的輸入端和輸出端分別連線所述高壓DMOS管DM2的漏極和所述V相調整模組的第二輸入端，所述V相調整模組的第三輸入端和輸出端分別連線所述HVIC晶片的第二供電負端和所述高壓DMOS管DM2的柵極，所述W相調整模組的第一輸入端與所述W相電壓採樣模組的控制端共接於所述HVIC晶片的第三下橋臂信號端，所述W相電壓採樣模組的輸入端和輸出端分別連線所述高壓DMOS管DM3的漏極和所述W相調整模組的第二輸入端，所述W相調整模組的第三輸入端和輸出端分別連線所述HVIC晶片的第三供電負端和所述高壓DMOS管DM3的柵極；

在所述HVIC晶片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端為高電平時，所述HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為低電平；在所述HVIC晶片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端為低電平時，所述HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為高電平或低電平；當所述HVIC晶片的第一上橋臂信號端為低電平時，所述U相調整模組根據所述HVIC晶片的第一下橋臂信號端所輸入的電平、所述U相電壓採樣模組的輸出電壓以及所述HVIC晶片的第一供電負端的電壓輸出高電平驅動所述高壓DMOS管DM1導通，且所述HVIC晶片的電源端所輸入的電壓通過所述高壓DMOS管DM1對濾波電容C1和連線於所述智慧型功率模組的U相高壓區供電正端與U相高壓區供電負端之間的儲能電容進行充電。

當所述HVIC晶片的第二上橋臂信號端為低電平時，所述V相調整模組根據所述HVIC晶片的第二下橋臂信號端所輸入的電平、所述V相電壓採樣模組的輸出電壓以及所述HVIC晶片的第二供電負端的電壓輸出高電平驅動所述高壓DMOS管DM2導通，且所述HVIC晶片的電源端所輸入的電壓通過所述高壓DMOS管DM2對濾波電容C2和連線於所述智慧型功率模組的V相高壓區供電正端與V相高壓區供電負端之間的儲能電容進行充電；當所述HVIC晶片的第三上橋臂信號端為低電平時，所述W相調整模組根據所述HVIC晶片的第三下橋臂信號端所輸入的電平、所述W相電壓採樣模組的輸出電壓以及所述HVIC晶片的第三供電負端的電壓輸出高電平驅動所述高壓DMOS管DM3導通，且所述HVIC晶片的電源端所輸入的電壓通過所述高壓DMOS管DM3對濾波電容C3和連線於所述智慧型功率模組的W相高壓區供電正端與W相高壓區供電負端之間的儲能電容進行充電。

改善效果

在《一種智慧型功率模組》中，通過在智慧型功率模組中採用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調整模組、V相調整模組、W相調整模組、U相電壓採樣模組、V相電壓採樣模組以及W相電壓採樣模組的HVIC晶片，在HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為低電平（低電平時間大於高電平時間）時可使HVIC晶片的第一供電正端、第二供電正端及第三供電正端對濾波電容和智慧型功率模組外接的儲能電容進行充電，使充電時間得到大幅度的增加，從而使智慧型功率模組在啟動時對濾波電容和儲能電容的充電時間相應地增加，並進而降低IGBT管在上電啟動工作時的發熱量，延長IGBT管的使用壽命和智慧型功率模組的使用壽命，提高智慧型功率模組的使用安全性，解決了2013年8月前的智慧型功率模組所存在的因上電時IGBT管的飽和壓降過大並急劇發熱而縮短使用壽命，甚至會因IGBT管爆炸而損壞的問題。

附圖說明

圖1是2013年8月前的智慧型功率模組的結構示意圖；

圖2是智慧型功率模組在實際套用中的示意圖；

圖3是2013年8月前的智慧型功率模組在上電啟動後的工作過程中所涉及的各電壓信號波形圖；

圖4是《一種智慧型功率模組》實施例提供的智慧型功率模組的結構示意圖；

圖5是該發明實施例提供的智慧型功率模組中的HVIC晶片所包括的U相調整模組和U相電壓採樣模組的示例電路結構圖；

圖6是該發明實施例提供的智慧型功率模組中的HVIC晶片所包括的V相調整模組和V相電壓採樣模組的示例電路結構圖；

圖7是該發明實施例提供的智慧型功率模組中的HVIC晶片所包括的W相調整模組和W相電壓採樣模組的示例電路結構圖；

圖8是該發明實施例提供的智慧型功率模組中的HVIC晶片所包括的U相調整模組在工作過程中所涉及的電平信號波形圖。

技術領域

《一種智慧型功率模組》屬於功率驅動控制領域，尤其涉及一種智慧型功率模組。

權利要求

1.《一種智慧型功率模組》包括HVIC晶片、IGBT管Q1、快恢復二極體D1、IGBT管Q2、快恢復二極體D2、IGBT管Q3、快恢復二極體D3、IGBT管Q4、快恢復二極體D4、IGBT管Q5、快恢復二極體D5、IGBT管Q6、快恢復二極體D6、濾波電容C1、濾波電容C2及濾波電容C3；所述HVIC晶片的電源端為所述智慧型功率模組的低壓區供電正端，所述HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端分別為所述智慧型功率模組的U相上橋臂輸入端、V相上橋臂輸入端及W相上橋臂輸入端，所述HVIC晶片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端分別為所述智慧型功率模組的U相下橋臂輸入端、V相下橋臂輸入端及W相下橋臂輸入端，所述HVIC晶片的接地端作為所述智慧型功率模組的低壓區供電負端，所述HVIC晶片的第一供電正端作為所述智慧型功率模組的U相高壓區供電正端，所述HVIC晶片的第一高壓區控制端與所述IGBT管Q1的柵極相連，所述HVIC晶片的第一供電負端與所述IGBT管Q1的源極、所述快恢復二極體D1的陽極、所述IGBT管D4的漏極以及所述快恢復二極體D4的陰極共接作為所述智慧型功率模組的U相高壓區供電負端，所述濾波電容C1連線於所述智慧型功率模組的U相高壓區供電正端與U相高壓區供電負端之間，所述HVIC晶片的第二供電正端作為所述智慧型功率模組的V相高壓區供電正端。

所述HVIC晶片的第二高壓區控制端與所述IGBT管Q2的柵極相連，所述HVIC晶片的第二供電負端與所述IGBT管Q2的源極、所述快恢復二極體D2的陽極、所述IGBT管Q5的漏極以及所述快恢復二極體D5的陰極共接作為智慧型功率模組的V相高壓區供電負端，所述濾波電容C2連線於所述智慧型功率模組的V相高壓區供電正端與V相高壓區供電負端之間，所述HVIC晶片的第三供電正端作為所述智慧型功率模組的W相高壓區供電電源正端，所述HVIC晶片的第三高壓區控制端與所述IGBT管Q3的柵極相連，所述HVIC晶片的第三供電負端與所述IGBT管Q3的源極、所述快恢復二極體D3的陽極、所述IGBT管Q6的漏極以及所述快恢復二極體D6的陰極共接作為所述智慧型功率模組的W相高壓區供電負端，所述濾波電容C3連線於智慧型功率模組的W相高壓區供電正端與W相高壓區供電負端之間；所述HVIC晶片的第一低壓區控制端、第二低壓區控制端及第三低壓區控制端分別與所述IGBT管Q4的柵極、所述IGBT管Q5的柵極以及所述IGBT管Q6的柵極相連；所述IGBT管Q1的漏極與所述快恢復二極體D1的陰極、所述IGBT管Q2的漏極、所述快恢復二極體D2的漏極、所述IGBT管Q3的漏極及所述快恢復二極體D3的陰極共接所形成的共接點作為所述智慧型功率模組的高電壓輸入端，所述IGBT管Q4的源極與所述快恢復二極體D4的陽極共接所形成的共接點作為所述智慧型功率模組的U相低電壓參考端，所述IGBT管Q5的源極與所述快恢復二極體D5的陽極共接所形成的共接點作為所述智慧型功率模組的V相低電壓參考端，所述IGBT管Q6的源極與所述快恢復二極體D6的陽極共接所形成的共接點作為所述智慧型功率模組的W相低電壓參考端。

其特徵在於：所述HVIC晶片包括一自舉電路，所述自舉電路包括：高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調整模組、V相調整模組、W相調整模組、U相電壓採樣模組、V相電壓採樣模組以及W相電壓採樣模組；所述高壓DMOS管DM1的源極與所述高壓DMOS管DM2的源極以及所述高壓DMOS管DM3的源極共接於所述HVIC晶片的電源端，所述高壓DMOS管DM1的漏極、所述高壓DMOS管DM2的漏極及所述高壓DMOS管DM3的漏極分別連線所述HVIC晶片的第一供電正端、第二供電正端及第三供電正端，所述高壓DMOS管DM1的襯底、所述高壓DMOS管DM2的襯底及所述高壓DMOS管DM3的襯底均接地，所述U相調整模組的第一輸入端與所述U相電壓採樣模組的控制端共接於所述HVIC晶片的第一下橋臂信號端，所述U相電壓採樣模組的輸入端和輸出端分別連線所述高壓DMOS管DM1的漏極和所述U相調整模組的第二輸入端，所述U相調整模組的第三輸入端和輸出端分別連線所述HVIC晶片的第一供電負端和所述高壓DMOS管DM1的柵極，所述V相調整模組的第一輸入端與所述V相電壓採樣模組的控制端共接於所述HVIC晶片的第二下橋臂信號端，所述V相電壓採樣模組的輸入端和輸出端分別連線所述高壓DMOS管DM2的漏極和所述V相調整模組的第二輸入端，所述V相調整模組的第三輸入端和輸出端分別連線所述HVIC晶片的第二供電負端和所述高壓DMOS管DM2的柵極，所述W相調整模組的第一輸入端與所述W相電壓採樣模組的控制端共接於所述HVIC晶片的第三下橋臂信號端，所述W相電壓採樣模組的輸入端和輸出端分別連線所述高壓DMOS管DM3的漏極和所述W相調整模組的第二輸入端，所述W相調整模組的第三輸入端和輸出端分別連線所述HVIC晶片的第三供電負端和所述高壓DMOS管DM3的柵極。

在所述HVIC晶片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端為高電平時，所述HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為低電平；在所述HVIC晶片的第一下橋臂信號端、第二下橋臂信號端及第三下橋臂信號端為低電平時，所述HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為高電平或低電平；當所述HVIC晶片的第一上橋臂信號端為低電平時，所述U相調整模組根據所述HVIC晶片的第一下橋臂信號端所輸入的電平、所述U相電壓採樣模組的輸出電壓以及所述HVIC晶片的第一供電負端的電壓輸出高電平驅動所述高壓DMOS管DM1導通，且所述HVIC晶片的電源端所輸入的電壓通過所述高壓DMOS管DM1對濾波電容C1和連線於所述智慧型功率模組的U相高壓區供電正端與U相高壓區供電負端之間的儲能電容進行充電。

當所述HVIC晶片的第二上橋臂信號端為低電平時，所述V相調整模組根據所述HVIC晶片的第二下橋臂信號端所輸入的電平、所述V相電壓採樣模組的輸出電壓以及所述HVIC晶片的第二供電負端的電壓輸出高電平驅動所述高壓DMOS管DM2導通，且所述HVIC晶片的電源端所輸入的電壓通過所述高壓DMOS管DM2對濾波電容C2和連線於所述智慧型功率模組的V相高壓區供電正端與V相高壓區供電負端之間的儲能電容進行充電；當所述HVIC晶片的第三上橋臂信號端為低電平時，所述W相調整模組根據所述HVIC晶片的第三下橋臂信號端所輸入的電平、所述W相電壓採樣模組的輸出電壓以及所述HVIC晶片的第三供電負端的電壓輸出高電平驅動所述高壓DMOS管DM3導通，且所述HVIC晶片的電源端所輸入的電壓通過所述高壓DMOS管DM3對濾波電容C3和連線於所述智慧型功率模組的W相高壓區供電正端與W相高壓區供電負端之間的儲能電容進行充電。

2.如權利要求1所述的智慧型功率模組，其特徵在於，所述U相調整模組包括：第一施密特觸發器、第一或門、第一與非門、第一非門、第二非門、第三非門、第一RS觸發器、第四非門、第一比較器、第一電壓源、第五非門、第一或非門、第六非門、第七非門、電容C7、第二RS觸發器、第二比較器、第八非門、第二電壓源以及高壓DMOS管DM4；所述第一施密特觸發器的輸入端為所述U相調整模組的第一輸入端，所述第一施密特觸發器的輸出端同時連線所述第一或門的第一輸入端和所述第二RS觸發器的第二輸入端，所述第一或門的第二輸入端連線所述第四非門的輸出端，所述第一或門的輸出端與所述第二非門的輸出端分別連線所述第一與非門的第一輸入端和第二輸入端，所述第一與非門的輸出端連線所述第一非門的輸入端，所述第一非門的輸出端為所述U相調整模組的輸出端，所述第一比較器的同相輸入端為所述U相調整模組的第二輸入端，所述第一電壓源的正端和負端分別連線所述第一比較器的反相輸入端和地，所述第一比較器的輸出端同時連線所述第三非門的輸入端、所述第五非門的輸入端以及所述第六非門的輸入端，所述第三非門的輸出端連線所述第一RS觸發器的第一輸入端，所述第五非門的輸出端連線所述第一或非門的第一輸入端，所述第六非門的輸出端與所述電容C7的第一端共接於所述第七非門的輸入端，所述電容C7的第二端接地，所述第七非門連線所述第一或非門的第二輸入端，所述第一或非門的輸出端連線所述第一RS觸發器的第二輸入端，所述第一RS觸發器的輸出端連線所述第四非門的輸入端，所述高壓DMOS管DM4的漏極為所述U相調整模組的第三輸入端，所述高壓DMOS管DM4的襯底接地，所述高壓DMOS管DM4的源極連線所述第二比較器的同相輸入端，所述高壓DMOS管DM4的柵極同時與所述第二RS觸發器的輸出端及所述第八非門的輸入端連線，所述第二電壓源的正端和負端分別連線所述第二比較器的反相輸入端和地，所述第二比較器的輸出端連線所述第二RS觸發器的第一輸入端，所述第八非門的輸出端連線所述第二非門的輸入端。

3.如權利要求1所述的智慧型功率模組，其特徵在於，所述V相調整模組包括：第二施密特觸發器、第二或門、第二與非門、第九非門、第十非門、第十一非門、第三RS觸發器、第十二非門、第三比較器、第三電壓源、第十三非門、第二或非門、第十四非門、第十五非門、電容C8、第四RS觸發器、第四比較器、第十六非門、第四電壓源以及高壓DMOS管DM5；所述第二施密特觸發器的輸入端為所述V相調整模組的第一輸入端，所述第二施密特觸發器的輸出端同時連線所述第二或門的第一輸入端和所述第四RS觸發器的第二輸入端，所述第二或門的第二輸入端連線所述第十二非門的輸出端，所述第二或門的輸出端與所述第十非門的輸出端分別連線所述第二與非門的第一輸入端和第二輸入端，所述第二與非門的輸出端連線所述第九非門的輸入端，所述第九非門的輸出端為所述V相調整模組的輸出端，所述第三比較器的同相輸入端為所述V相調整模組的第二輸入端，所述第三電壓源的正端和負端分別連線所述第三比較器的反相輸入端和地，所述第三比較器的輸出端同時連線所述第十一非門的輸入端、所述第十三非門的輸入端以及所述第十四非門的輸入端，所述第十一非門的輸出端連線所述第三RS觸發器的第一輸入端，所述第十三非門的輸出端連線所述第二或非門的第一輸入端，所述第十四非門的輸出端與所述電容C8的第一端共接於所述第十五非門的輸入端，所述電容C8的第二端接地，所述第十五非門連線所述第二或非門的第二輸入端，所述第二或非門的輸出端連線所述第三RS觸發器的第二輸入端，所述第三RS觸發器的輸出端連線所述第十二非門的輸入端，所述高壓DMOS管DM5的漏極為所述V相調整模組的第三輸入端，所述高壓DMOS管DM5的襯底接地，所述高壓DMOS管DM5的源極連線所述第四比較器的同相輸入端，所述高壓DMOS管DM5的柵極同時與所述第四RS觸發器的輸出端及所述第十六非門的輸入端連線，所述第四電壓源的正端和負端分別連線所述第四比較器的反相輸入端和地，所述第四比較器的輸出端連線所述第四RS觸發器的第一輸入端，所述第十六非門的輸出端連線所述第十非門的輸入端。

4.如權利要求1所述的智慧型功率模組，其特徵在於，所述W相調整模組包括：第三施密特觸發器、第三或門、第三與非門、第十七非門、第十八非門、第十九非門、第五RS觸發器、第二十非門、第五比較器、第五電壓源、第二十一非門、第三或非門、第二十二非門、第二十三非門、電容C9、第六RS觸發器、第六比較器、第二十四非門、第六電壓源以及高壓DMOS管DM6；所述第三施密特觸發器的輸入端為所述W相調整模組的第一輸入端，所述第三施密特觸發器的輸出端同時連線所述第三或門的第一輸入端和所述第六RS觸發器的第二輸入端，所述第三或門的第二輸入端連線所述第二十非門的輸出端，所述第三或門的輸出端與所述第十八非門的輸出端分別連線所述第三與非門的第一輸入端和第二輸入端，所述第三與非門的輸出端連線所述第十七非門的輸入端，所述第十七非門的輸出端為所述W相調整模組的輸出端，所述第五比較器的同相輸入端為所述W相調整模組的第二輸入端，所述第五電壓源的正端和負端分別連線所述第五比較器的反相輸入端和地，所述第五比較器的輸出端同時連線所述第十九非門的輸入端、所述第二十一非門的輸入端以及所述第二十二非門的輸入端，所述第十九非門的輸出端連線所述第五RS觸發器的第一輸入端，所述第二十一非門的輸出端連線所述第三或非門的第一輸入端，所述第二十二非門的輸出端與所述電容C9的第一端共接於所述第二十三非門的輸入端，所述電容C9的第二端接地，所述第二十三非門連線所述第三或非門的第二輸入端，所述第三或非門的輸出端連線所述第五RS觸發器的第二輸入端，所述第五RS觸發器的輸出端連線所述第二十非門的輸入端，所述高壓DMOS管DM6的漏極為所述W相調整模組的第三輸入端，所述高壓DMOS管DM6的襯底接地，所述高壓DMOS管DM6的源極連線所述第六比較器的同相輸入端，所述高壓DMOS管DM6的柵極同時與所述第六RS觸發器的輸出端及所述第二十四非門的輸入端連線，所述第六電壓源的正端和負端分別連線所述第六比較器的反相輸入端和地，所述第六比較器的輸出端連線所述第六RS觸發器的第一輸入端，所述第二十四非門的輸出端連線所述第十八非門的輸入端。

5.如權利要求1所述的智慧型功率模組，其特徵在於，所述U相電壓採樣模組包括：第二十五非門、第二十六非門及高壓DMOS管DM7；所述第二十五非門的輸入端為所述U相電壓採樣模組的控制端，所述第二十五非門的輸出端連線所述第二十六非門的輸入端，所述第二十六非門的輸出端連線所述高壓DMOS管DM7的柵極，所述高壓DMOS管DM7的漏極和源極分別為所述U相電壓採樣模組的輸入端和輸出端，所述高壓DMOS管DM7的襯底接地。

6.如權利要求1所述的智慧型功率模組，其特徵在於，所述V相電壓採樣模組包括：第二十七非門、第二十八非門及高壓DMOS管DM8；所述第二十七非門的輸入端為所述V相電壓採樣模組的控制端，所述第二十七非門的輸出端連線所述第二十八非門的輸入端，所述第二十八非門的輸出端連線所述高壓DMOS管DM8的柵極，所述高壓DMOS管DM8的漏極和源極分別為所述V相電壓採樣模組的輸入端和輸出端，所述高壓DMOS管DM8的襯底接地。

7.如權利要求1所述的智慧型功率模組，其特徵在於，所述W相電壓採樣模組包括：第二十九非門、第三十非門及高壓DMOS管DM9；所述第二十九非門的輸入端為所述W相電壓採樣模組的控制端，所述第二十九非門的輸出端連線所述第三十非門的輸入端，所述第三十非門的輸出端連線所述高壓DMOS管DM9的柵極，所述高壓DMOS管DM9的漏極和源極分別為所述W相電壓採樣模組的輸入端和輸出端，所述高壓DMOS管DM9的襯底接地。

實施方式

《一種智慧型功率模組》實施例通過在智慧型功率模組中採用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調整模組、V相調整模組、W相調整模組、U相電壓採樣模組、V相電壓採樣模組以及W相電壓採樣模組的HVIC晶片，使智慧型功率模組在啟動時對濾波電容和儲能電容的充電時間相應地增加，並進而降低IGBT管在上電啟動工作時的發熱量，延長IGBT管的使用壽命和智慧型功率模組的使用壽命，提高智慧型功率模組的使用安全性。

圖4示出了《一種智慧型功率模組》實施例提供的智慧型功率模組的結構，為了便於說明，僅示出了與該發明相關的部分，詳述如下：

智慧型功率模組包括HVIC晶片100、IGBT管Q1、快恢復二極體D1、IGBT管Q2、快恢復二極體D2、IGBT管Q3、快恢復二極體D3、IGBT管Q4、快恢復二極體D4、IGBT管Q5、快恢復二極體D5、IGBT管Q6、快恢復二極體D6、濾波電容C1、濾波電容C2及濾波電容C3。

HVIC晶片100的電源端VCC為智慧型功率模組100的低壓區供電正端VDD，HVIC晶片100的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別為智慧型功率模組的U相上橋臂輸入端UHIN、V相上橋臂輸入端VHIN及W相上橋臂輸入端WHIN，HVIC晶片100的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3分別為智慧型功率模組的U相下橋臂輸入端ULIN、V相下橋臂輸入端VLIN及W相下橋臂輸入端WLIN，HVIC晶片100的接地端GND作為智慧型功率模組的低壓區供電負端COM，HVIC晶片100的第一供電正端VB1作為智慧型功率模組的U相高壓區供電正端UVB，HVIC晶片100的第一高壓區控制端HO1與IGBT管Q1的柵極相連，HVIC晶片100的第一供電負端VS1與IGBT管Q1的源極、快恢復二極體D1的陽極、IGBT管D4的漏極以及快恢復二極體D4的陰極共接作為智慧型功率模組的U相高壓區供電負端UVS，濾波電容C1連線於智慧型功率模組的U相高壓區供電正端UVB與U相高壓區供電負端UVS之間，HVIC晶片100的第二供電正端VB2作為智慧型功率模組的V相高壓區供電正端VVB，HVIC晶片100的第二高壓區控制端HO2與IGBT管Q2的柵極相連，HVIC晶片100的第二供電負端VS2與IGBT管Q2的源極、快恢復二極體D2的陽極、IGBT管Q5的漏極以及快恢復二極體D5的陰極共接作為智慧型功率模組的V相高壓區供電負端VVS，濾波電容C2連線於智慧型功率模組的V相高壓區供電正端VVB與V相高壓區供電負端VVS之間，HVIC晶片100的第三供電正端VB3作為智慧型功率模組的W相高壓區供電正端WVB，HVIC晶片100的第三高壓區控制端HO3與IGBT管Q3的柵極相連，HVIC晶片100的第三供電負端VS3與IGBT管Q3的源極、快恢復二極體D3的陽極、IGBT管Q6的漏極以及快恢復二極體D6的陰極共接作為智慧型功率模組的W相高壓區供電負端WVS，濾波電容C3連線於智慧型功率模組的W相高壓區供電正端WVB與W相高壓區供電負端WVS之間；HVIC晶片100的第一低壓區控制端LO1、第二低壓區控制端LO2及第三低壓區控制端LO3分別與IGBT管Q4的柵極、IGBT管Q5的柵極以及IGBT管Q6的柵極相連；IGBT管Q1的漏極與快恢復二極體D1的陰極、IGBT管Q2的漏極、快恢復二極體D2的漏極、IGBT管Q3的漏極及快恢復二極體D3的陰極共接所形成的共接點作為智慧型功率模組的高電壓輸入端P，IGBT管Q4的源極與快恢復二極體D4的陽極共接所形成的共接點作為智慧型功率模組的U相低電壓參考端UN，IGBT管Q5的源極與快恢復二極體D5的陽極共接所形成的共接點作為智慧型功率模組的V相低電壓參考端VN，IGBT管Q6的源極與快恢復二極體D6的陽極共接所形成的共接點作為智慧型功率模組的W相低電壓參考端WN。

HVIC晶片100包括一自舉電路10，該自舉電路10包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調整模組101、V相調整模組102、W相調整模組103、U相電壓採樣模組104、V相電壓採樣模組105以及W相電壓採樣模組106。

高壓DMOS管DM1的源極與高壓DMOS管DM2的源極以及高壓DMOS管DM3的源極共接於HVIC晶片100的電源端VCC，高壓DMOS管DM1的漏極、高壓DMOS管DM2的漏極及高壓DMOS管DM3的漏極分別連線HVIC晶片100的第一供電正端VB1、第二供電正端VB2及第三供電正端VB3，高壓DMOS管DM1的襯底、高壓DMOS管DM2的襯底及高壓DMOS管DM3的襯底均接地，U相調整模組101的第一輸入端與U相電壓採樣模組104的控制端共接於HVIC晶片100的第一下橋臂信號端LIN1，U相電壓採樣模組104的輸入端和輸出端分別連線高壓DMOS管DM1的漏極和U相調整模組101的第二輸入端，U相調整模組101的第三輸入端和輸出端分別連線HVIC晶片100的第一供電負端和高壓DMOS管DM1的柵極，V相調整模組102的第一輸入端與V相電壓採樣模組105的控制端共接於HVIC晶片100的第二下橋臂信號端LIN2，V相電壓採樣模組105的輸入端和輸出端分別連線高壓DMOS管DM2的漏極和V相調整模組102的第二輸入端，V相調整模組102的第三輸入端和輸出端分別連線HVIC晶片100的第二供電負端和高壓DMOS管DM2的柵極，W相調整模組103的第一輸入端與W相電壓採樣模組106的控制端共接於HVIC晶片100的第三下橋臂信號端LIN3，W相電壓採樣模組106的輸入端和輸出端分別連線高壓DMOS管DM3的漏極和W相調整模組103的第二輸入端，W相調整模組103的第三輸入端和輸出端分別連線HVIC晶片100的第三供電負端VS1和高壓DMOS管DM3的柵極。

由於HVIC晶片100的第一上橋臂信號端HIN1與第一下橋臂信號端LIN1的輸入信號不能同時為高電平，HVIC晶片100的第二上橋臂信號端HIN2與第二下橋臂信號端LIN2的輸入信號不能同時為高電平，HVIC晶片100的第三上橋臂信號端HIN3與第三下橋臂信號端LIN3的輸入信號不能同時為高電平，所以，在HVIC晶片100的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3分別為高電平時，HVIC晶片100的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別為低電平；在HVIC晶片100的第一下橋臂信號端LIN1、第二下橋臂信號端LIN2及第三下橋臂信號端LIN3分別為低電平時，HVIC晶片100的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別為高電平或低電平，由此可知，HVIC晶片100的第一上橋臂信號端HIN1、第二上橋臂信號端HIN2及第三上橋臂信號端HIN3分別處於低電平的時間大於高電平的時間。

當HVIC晶片100的第一上橋臂信號端HIN1為低電平時，U相調整模組101根據HVIC晶片100的第一下橋臂信號端LIN1所輸入的電平、U相電壓採樣模組104的輸出電壓以及HVIC晶片100的第一供電負端VS1的電壓輸出高電平驅動高壓DMOS管DM1導通，且HVIC晶片100的電源端VCC所輸入的電壓通過高壓DMOS管DM1對濾波電容C1和連線於智慧型功率模組的U相高壓區供電正端UVB與U相高壓區供電負端UVS之間的儲能電容C4（如圖2所示）進行充電。

當HVIC晶片100的第二上橋臂信號端HIN2為低電平時，V相調整模組102根據HVIC晶片100的第二下橋臂信號端LIN2所輸入的電平、V相電壓採樣模組105的輸出電壓以及HVIC晶片100的第二供電負端VS2的電壓輸出高電平驅動高壓DMOS管DM2導通，且HVIC晶片100的電源端VCC所輸入的電壓通過高壓DMOS管DM2對濾波電容C2和連線於智慧型功率模組的V相高壓區供電正端VVB與V相高壓區供電負端VVS之間的儲能電容C5（如圖2所示）進行充電。

當HVIC晶片100的第三上橋臂信號端HIN3為低電平時，W相調整模組103根據HVIC晶片100的第三下橋臂信號端LIN3所輸入的電平、W相電壓採樣模組106的輸出電壓以及HVIC晶片100的第三供電負端VS3的電壓輸出高電平驅動高壓DMOS管DM3導通，且HVIC晶片100的電源端所輸入的電壓通過高壓DMOS管DM3對濾波電容C3和連線於智慧型功率模組的W相高壓區供電正端WVB與W相高壓區供電負端WVS之間的儲能電容C6（如圖2所示）進行充電。

其中，以U相調整模組101（V相調整模組102和W相調整模組103同理）為例，當U相調整模組101的第一輸入端為低電平時，U相調整模組101的輸出端會輸出高電平，並同時從其第二輸入端接收HVIC晶片100的第一供電負端的電壓；當U相調整模組101的第一輸入端為高電平時，U相調整模組101根據其第一輸入端在上一次為高電平時，其第二輸入端所接收到的電壓以及其第一輸入端變為低電平後其第三輸入端的電壓相應地輸出電平，該電平分為以下兩種情況：

（1）當第二輸入端的電壓值低於預設電壓值V_IT時，具體情況如下：

如果第三輸入端的電壓值低於15伏-V_IT，則U相調整模組101保持高電平輸出；

如果第三輸入端的電壓值高於15伏-V_IT，則U相調整模組101輸出低電平。

（2）當第二輸入端的電壓值高於預設電壓值V_IT時，U相調整模組101輸出低電平。

作為《一種智慧型功率模組》一實施例，如圖5所示，U相調整模組101包括：

第一施密特觸發器U1、第一或門U2、第一與非門U3、第一非門U4、第二非門U5、第三非門U6、第一RS觸發器RS1、第四非門U7、第一比較器U8、第一電壓源V1、第五非門U9、第一或非門U10、第六非門U11、第七非門U12、電容C7、第二RS觸發器RS2、第二比較器U13、第八非門U14、第二電壓源V2以及高壓DMOS管DM4；

第一施密特觸發器U1的輸入端為U相調整模組101的第一輸入端，第一施密特觸發器U1的輸出端同時連線第一或門U2的第一輸入端1和第二RS觸發器RS2的第二輸入端S，第一或門U2的第二輸入端2連線第四非門U7的輸出端，第一或門U2的輸出端3與第二非門U5的輸出端分別連線第一與非門U3的第一輸入端1和第二輸入端2，第一與非門U3的輸出端3連線第一非門U4的輸入端，第一非門U4的輸出端為U相調整模組101的輸出端，第一比較器U8的同相輸入端為U相調整模組101的第二輸入端，第一電壓源V1的正端和負端分別連線第一比較器U8的反相輸入端-和地，第一比較器U8的輸出端同時連線第三非門U6的輸入端、第五非門U9的輸入端以及第六非門U11的輸入端，第三非門U6的輸出端連線第一RS觸發器RS1的第一輸入端R，第五非門U9的輸出端連線第一或非門U10的第一輸入端1，第六非門U11的輸出端與電容C7的第一端共接於第七非門U12的輸入端，電容C7的第二端接地，第七非門U12連線第一或非門U10的第二輸入端2，第一或非門U10的輸出端3連線第一RS觸發器RS1的第二輸入端S，第一RS觸發器RS1的輸出端Q連線第四非門U7的輸入端，高壓DMOS管DM4的漏極為U相調整模組101的第三輸入端，高壓DMOS管DM4的襯底接地，高壓DMOS管DM4的源極連線第二比較器U13的同相輸入端，高壓DMOS管DM4的柵極同時與第二RS觸發器RS2的輸出端Q及第八非門U14的輸入端連線，第二電壓源V2的正端和負端分別連線第二比較器U13的反相輸入端和地，第二比較器U13的輸出端連線第二RS觸發器RS2的第一輸入端R，第八非門U14的輸出端連線第二非門U5的輸入端。其中，第一電壓源V1的正端對負端的電壓與第二電壓源V2的正端對負端的電壓之和為15伏。

作為《一種智慧型功率模組》一實施例，如圖6所示，V相調整模組102包括：

第二施密特觸發器U15、第二或門U16、第二與非門U17、第九非門U18、第十非門U19、第十一非門U20、第三RS觸發器RS3、第十二非門U21、第三比較器U22、第三電壓源V3、第十三非門U23、第二或非門U24、第十四非門U25、第十五非門U26、電容C8、第四RS觸發器RS4、第四比較器U27、第十六非門U28、第四電壓源V4以及高壓DMOS管DM5；

第二施密特觸發器U15的輸入端為V相調整模組102的第一輸入端，第二施密特觸發器U15的輸出端同時連線第二或門U16的第一輸入端1和第四RS觸發器RS4的第二輸入端S，第二或門U16的第二輸入端2連線第十二非門U21的輸出端，第二或門U16的輸出端3與第十非門U19的輸出端分別連線第二與非門U17的第一輸入端1和第二輸入端2，第二與非門U17的輸出端3連線第九非門U18的輸入端，第九非門U18的輸出端為V相調整模組102的輸出端，第三比較器U22的同相輸入端為V相調整模組102的第二輸入端，第三電壓源V3的正端和負端分別連線第三比較器U22的反相輸入端-和地，第三比較器U22的輸出端同時連線第十一非門U20的輸入端、第十三非門U23的輸入端以及第十四非門U25的輸入端，第十一非門U20的輸出端連線第三RS觸發器RS3的第一輸入端R，第十三非門U23的輸出端連線第二或非門U24的第一輸入端1，第十四非門U25的輸出端與電容C8的第一端共接於第十五非門U26的輸入端，電容C8的第二端接地，第十五非門U26連線第二或非門U24的第二輸入端2，第二或非門U24的輸出端3連線第三RS觸發器RS3的第二輸入端S，第三RS觸發器RS3的輸出端Q連線第十二非門U21的輸入端，高壓DMOS管DM5的漏極為V相調整模組102的第三輸入端，高壓DMOS管DM5的襯底接地，高壓DMOS管DM5的源極連線第四比較器U27的同相輸入端，高壓DMOS管DM5的柵極同時與第四RS觸發器RS4的輸出端Q及第十六非門U28的輸入端連線，第四電壓源V4的正端和負端分別連線第四比較器U27的反相輸入端和地，第四比較器U27的輸出端連線第四RS觸發器RS4的第一輸入端R，第十六非門U28的輸出端連線第十非門U19的輸入端。其中，第三電壓源V3的正端對負端的電壓與第四電壓源V4的正端對負端的電壓之和為15伏。

作為《一種智慧型功率模組》一實施例，如圖7所示，W相調整模組103包括：

第三施密特觸發器U29、第三或門U30、第三與非門U31、第十七非門U32、第十八非門U33、第十九非門U34、第五RS觸發器RS5、第二十非門U35、第五比較器U36、第五電壓源V5、第二十一非門U37、第三或非門U38、第二十二非門U39、第二十三非門U40、電容C9、第六RS觸發器RS6、第六比較器U41、第二十四非門U42、第六電壓源V6以及高壓DMOS管DM6；

第三施密特觸發器U29的輸入端為W相調整模組103的第一輸入端，第三施密特觸發器U29的輸出端同時連線第三或門U30的第一輸入端1和第六RS觸發器RS6的第二輸入端S，第三或門U30的第二輸入端2連線第二十非門U35的輸出端，第三或門U30的輸出端3與第十八非門U33的輸出端分別連線第三與非門U31的第一輸入端1和第二輸入端2，第三與非門U31的輸出端3連線第十七非門U32的輸入端，第十七非門U32的輸出端為W相調整模組103的輸出端，第五比較器U36的同相輸入端為W相調整模組103的第二輸入端，第五電壓源V5的正端和負端分別連線第五比較器U36的反相輸入端和地，第五比較器U36的輸出端同時連線第十九非門U34的輸入端、第二十一非門U37的輸入端以及第二十二非門U39的輸入端，第十九非門U34的輸出端連線第五RS觸發器RS5的第一輸入端R，第二十一非門U37的輸出端連線第三或非門U38的第一輸入端1，第二十二非門U39的輸出端與電容C9的第一端共接於第二十三非門U40的輸入端，電容C9的第二端接地，第二十三非門U40連線第三或非門U38的第二輸入端2，第三或非門U38的輸出端3連線第五RS觸發器RS5的第二輸入端S，第五RS觸發器RS5的輸出端Q連線第二十非門U35的輸入端，高壓DMOS管DM6的漏極為W相調整模組103的第三輸入端，高壓DMOS管DM6的襯底接地，高壓DMOS管DM6的源極連線第六比較器U41的同相輸入端，高壓DMOS管DM6的柵極同時與第六RS觸發器RS6的輸出端Q及第二十四非門U42的輸入端連線，第六電壓源V6的正端和負端分別連線第六比較器U41的反相輸入端和地，第六比較器U41的輸出端連線第六RS觸發器RS6的第一輸入端R，第二十四非門U42的輸出端連線第十八非門U33的輸入端。其中，第五電壓源V5的正端對負端的電壓與第六電壓源V6的正端對負端的電壓之和為15伏。

作為《一種智慧型功率模組》一實施例，如圖5所示，U相電壓採樣模組104包括：

第二十五非門U43、第二十六非門U44及高壓DMOS管DM7；

第二十五非門U43的輸入端為U相電壓採樣模組104的控制端，第二十五非門U43的輸出端連線第二十六非門U44的輸入端，第二十六非門U44的輸出端連線高壓DMOS管DM7的柵極，高壓DMOS管DM7的漏極和源極分別為U相電壓採樣模組104的輸入端和輸出端，高壓DMOS管DM7的襯底接地。

作為《一種智慧型功率模組》一實施例，如圖6所示，V相電壓採樣模組105包括：

第二十七非門U45、第二十八非門U46及高壓DMOS管DM8；

第二十七非門U45的輸入端為V相電壓採樣模組105的控制端，第二十七非門U45的輸出端連線第二十八非門U46的輸入端，第二十八非門U46的輸出端連線高壓DMOS管DM8的柵極，高壓DMOS管DM8的漏極和源極分別為V相電壓採樣模組105的輸入端和輸出端，高壓DMOS管DM8的襯底接地。

作為《一種智慧型功率模組》一實施例，如圖7所示，W相電壓採樣模組106包括：

第二十九非門U47、第三十非門U48及高壓DMOS管DM9；

第二十九非門U47的輸入端為W相電壓採樣模組106的控制端，第二十九非門U47的輸出端連線第三十非門U48的輸入端，第三十非門U48的輸出端連線高壓DMOS管DM9的柵極，高壓DMOS管DM9的漏極和源極分別為W相電壓採樣模組106的輸入端和輸出端，高壓DMOS管DM9的襯底接地。

由於U相調整模組101與V相調整模組102及W相調整模組103的內部結構相同，且U相電壓採樣模組104與V相電壓採樣模組105及W相電壓採樣模組106的內部結構相同，所以以下結合U相調整模組101和U相電壓採樣模組104的工作原理對上述的智慧型功率模組作進一步說明：

假設第一電壓源V1的正端對負端的電壓為V_IT，則第二電壓源V2的正端對負端的電壓為15伏-V_IT。

在HVIC晶片100的電源端VCC剛上電時，第一RS觸發器RS1的輸出端Q和第二RS觸發器RS2的輸出端Q皆輸出低電平。

狀態一：當LIN1首次接入高電平，則LO1也為高電平，所以IGBT管Q4導通，從而使VS1為0電壓，VB1此時沒有被充電，所以也為0電壓；LIN1的高電平經過第一施密特觸發器U1後也是高電平，從而使第一或門U2輸出高電平，且第二RS觸發器RS2的第二輸入端S為高電平，則第二RS觸發器RS2的輸出端Q輸出為高電平，進而使所述高壓DMOS管DM4導通，於是第二比較器U13將VS1的電壓與第二電壓源V2的電壓（即15伏-V_IT）進行比較，由於VS1為0電壓，所以第二比較器U13輸出低電平、第八非門U14輸出低電平而第二非門U5輸出高電平，亦即第一與非門U3的第一輸入端1和第二輸入端2都為高電平，所以第一與非門U3輸出低電平，第一非門U4將該低電平轉換為高電平輸出，則高壓DMOS管DM1導通，HVIC晶片100的電源端VCC通過高壓DMOS管DM1對VB1進行充電對濾波電容C1和儲能電容C4充電（即對濾波電容C1和儲能電容C4充電）；LIN1的高電平經過第二十五非門U43和第二十六非門U44後為高電平，則高壓DMOS管DM7導通，第一比較器U8將VB1的電壓與第一電壓源V1的電壓（即V_IT）進行比較，而由於VB1處剛被充電時電壓很低，所以第一電壓比較器U8保持低電平輸出，進而使第三非門U6輸出高電平，第五非門U9輸出高電平，則第一RS觸發器RS1的第一輸入端R和第二輸入端S分別為高電平和低電平，第一RS觸發器RS1輸出端Q保持低電平輸出，則第四非門U7輸出高電平；在VB1被持續充電至VB1對地的電壓高於V_IT，則第一比較器U8的輸出從低電平變為高電平，第三非門U6隨之輸出低電平，第一比較器U8輸出的高電平從第五非門U9的輸入端與第六非門U11的輸入端的共接點的波形M、第一或非門U10的第一輸入端1的波形A、第一或非門U10的第二輸入端2的波形B以及第一或非門U10的輸出端3的波形C如圖8所示，由於存在電容C7，第五非門U9的輸入端與第六非門U11的輸入端的共接點的高電平到達第一或非門U10的第二輸入端2的時間比第一或非門U10的第一輸入端1的時間稍有延時，延時時間可以通過調整電容C7的電容量而設定為300ns，則第一或非門U10的輸出端3會在波形M的上升沿產生一個300ns的高電平，此高電平會使第一RS觸發器RS1的輸出端Q輸出高電平，並在波形C的高電平消失後使第一RS觸發器RS1的輸出端Q保持高電平不變。

狀態二：當LIN1從高電平變成低電平時，如果VB1的電壓已經高於V_IT，則第四非門U7輸出低電平，如果VB1的電壓仍然低於V_IT，則第四非門U7的輸出為高電平；如果第四非門U7輸出低電平，則第一或門U2輸出低電平，則第一與非門U3輸出高電平，第一非門U4輸出低電平，進而使高壓DMOS管DM1關斷，HVIC晶片100的電源端VCC停止對VB1充電；如果第四非門U7輸出高電平，則第一或門U2輸出高電平，所以，在LIN1剛剛從高電平變成低電平時，第二RS觸發器RS2的第二輸入端S變成低電平，而其第一輸入單R保持低電平，這時，第二RS觸發器RS2的輸出端Q保持原來的高電平輸出；

在上述過程中，VS1的電壓可能會逐漸升高，當VS1的電壓還低於第二電壓源V2的電壓（即15伏-V_IT）時，第二比較器U13的輸出端Q保持高電平，則第八非門U14保持低電平輸出，而第二非門U5保持高電平輸出，於是第一與非門U3輸出低電平，第一非門U4輸出高電平，所以高壓DMOS管DM1保持導通狀態，HVIC晶片100的電源端VCC繼續向VB1充電，進而保證在VB1與VS1間的壓降比較低，而LIN1處於低電平狀態時，仍然可以通過HVIC晶片100的電源端VCC對VB1充電，從而使智慧型功率模組在剛啟動時，VB1的電壓的上升速度得到大幅提高。

當VS1的電壓高於第二電壓源V2的電壓（即15-V_IT）時，第二比較器U13輸出高電平，則第二RS觸發器RS2的輸出端Q被復位而輸出低電平，所以高壓DMOS管DM4關斷，在高壓DMOS管SM4被關斷後，第二比較器U13的輸出恢復為低電平，但因第二RS觸發器RS2的第二輸入端S仍為低電平，所以第二RS觸發器RS2的輸出端Q保持低電平不變，則第八非門U14的恆定輸出高電平，而第二非門U5則恆定輸出低電平，從而使第一與非門U3輸出高電平，第一非門U4輸出低電平，高壓DMOS管DM1被關斷，HVIC晶片100的電源端VCC停止對VB1充電。

狀態三：當LIN1再一次接入高電平時，第二RS觸發器RS2的輸出端Q被重新置位成高電平，LO1輸出高電平，IGBT管Q4導通，則VS1為零電壓，各元器件的輸入輸出狀態恢復到上述狀態一的情況，如此循環往復進行工作。

由於U相調整模組101與V相調整模組102及W相調整模組103的內部結構相同，U相電壓採樣模組104與V相電壓採樣模組105及W相電壓採樣模組106的內部結構相同，所以V相調整模組102與V相電壓採樣模組105的工作原理和W相調整模組103與W相電壓採樣模組106的工作原理均與上述的工作原理相同，因此不再贅述。

《一種智慧型功率模組》實施例通過在智慧型功率模組中採用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調整模組、V相調整模組、W相調整模組、U相電壓採樣模組、V相電壓採樣模組以及W相電壓採樣模組的HVIC晶片，在HVIC晶片的第一上橋臂信號端、第二上橋臂信號端及第三上橋臂信號端為低電平（低電平時間大於高電平時間）時可使HVIC晶片的第一供電正端、第二供電正端及第三供電正端對濾波電容和智慧型功率模組外接的儲能電容進行充電，使充電時間得到大幅度的增加，從而使智慧型功率模組在啟動時對濾波電容和儲能電容的充電時間相應地增加，並進而降低IGBT管在上電啟動工作時的發熱量，延長IGBT管的使用壽命和智慧型功率模組的使用壽命，提高智慧型功率模組的使用安全性。

榮譽表彰

2016年12月7日，《一種智慧型功率模組》獲得第十八屆中國專利優秀獎。