《VerilogHDL與數字ASIC設計基礎》是2008年華中科技大學出版社出版的圖書，作者是羅傑。
基本介紹
內容簡介,圖書目錄,
內容簡介
本書從實用的角度介紹了硬體描述語言Verilog HDL基礎知識，並重點介紹了可以綜合成為硬體電路的語法結構、語句與建模方法。以Altera公司的產品為例，介紹了CPLD/FPGA器件的結構、配置方法、下載電路和Quartus Ⅱ等EDA軟體的使用方法。
本書的特點是內容先進、方法實用、易讀易懂、實踐性強，能夠使讀者快速入門，逐步掌握Verilog HDL和CPLD/FPGA的基礎知識、設計流程和建模方法，熟悉用EDA方法設計數字系統的技巧。本書不僅注重基礎知識的介紹，而且力求向讀者系統地講解Vetilog HDL在數字系統設計方面的實際套用。
本書可用作高等學校電氣信息類等專業高年級本、專科生的教材或教學參考書，也可以作為電子線路課程設計、電子設計大賽、電子系統設計工程技術人員學習EDA技術的參考書。
圖書目錄
第1章 概述
第2章 Verilog HDL基礎
第3章 Verilog HDL常甩建模方式
第4章 有限狀態機設計
第5章 Altera公司的CPLD/FPGA
第6章 Altera FPGA器件的配置
第7章 Quartus Ⅱ6.0軟體的使用
第8章 數字電路與系統的設計實例
第9章 異步串口通信及UART實現
第10章 數字電路與數字系統實驗
附錄A Verilog HDL關鍵字
附錄B 常用EDA軟體使用指南
附錄C Altera DE2開發板的使用說明
參考文獻
……
