FPGA系統設計原理與實例

內容簡介

　　《FPGA系統設計原理與實例》旨在幫助讀者在學習數字電子技術的過程中或之後，利用Vivado軟體與Verilog語言，採用現代設計方法對數字系統的簡單門電路、組合邏輯電路、時序邏輯電路進行設計驗證，以進一步學習狀態機設計方法，以及更複雜的數字系統設計，並藉助依元素（南京）科技有限公司的Egol開發板進行硬體驗證。

　　《FPGA系統設計原理與實例》內容包括Vivado軟體的安裝及開發流程，IP核的封裝調用以及Verilog語言的快速入門。設計模組從基礎設計到提高設計到綜合設計再到挑戰設計，層層遞進。除包括數字電子技術所學基礎模組設計外，還包括算法設計、接口設計等，充分利用了Egol開發板集成的輸入/輸出模組來進行項目的設計選擇。

　　《FPGA系統設計原理與實例》既可以作為高等院校本科數字電子技術實驗課程的參考教材，也可以作為綜合設計課程的參考教材，又可以作為FPGA設計愛好者的自學用書。

圖書目錄

第1部分設計基礎

第1章設計概述及軟硬體介紹

1．1 Vivado軟體的安裝

1．2 Vivado軟體開發流程

1．2．1 工程的建立

1．2．2 設計檔案輸入

1．2．3 仿真

1．2．4 添加時序約束

1．2．5 設計實現

1．3 硬體開發板介紹

課後習題

第2章 lP核封裝、查看及調用

2．1 IP核封裝

2．2 IP核查看

2．3 IP核調用

課後習題

第3章 Verilog語言快速入門

3．1 Verilog模組結構

3．1．1 硬體描述語言簡介

3．1．2 Verilog基本模組結構

3．2 運算符和表達式

3．2．1 基本的算術運算符

3．2．2 位運算符

3．2．3 關係運算符

3．2．4 邏輯運算符

3．2．5 等式運算符

3．2．6 移位運算符

3．2．7 位拼接運算符

3．2．8 縮減運算符

3．2．9 條件運算符

3．2．1 0優先權別

3．3 功能語句

3．3．1 assign語句

3．3．2 always語句

3．3．3 initial語句

3．4 底層模組和門原語調用

3．4．1 底層模組及調用

3．4．2 門原語及調用

3．5 Verilog中的數據類型

3．5．1 wire型

3．5．2 reg型

3．5．3 memory型

3．6 Verilog的數字表示形式及邏輯值

3．6．1 數字表示形式

3．6．2 邏輯值

FPGA系統設計原理與實例

基本介紹

內容簡介

圖書目錄

相關詞條

熱門詞條