ASIC設計混合信號積體電路設計指南

《ASIC設計混合信號積體電路設計指南》是2009年科學出版社出版的一本圖書

基本介紹

• 書名：ASIC設計混合信號積體電路設計指南
• 作者：（美）Keith Barr　著
• 譯者：孫偉鋒　等譯
• 出版社：科學出版社
• 出版時間：2009-1-1

基本信息

版　次：1

頁　數：325

字　數：364000

印刷時間：2009-1-1

開　本：16開

紙　張：膠版紙

印　次：1

I S B N：9787030232922

包　裝：平裝

編輯推薦

本書涉及的內容非常全面，首先從半導體製備工藝入手，對代工廠進行分類，同時介紹基本的工藝流程；討論了用於專用積體電路設計的CAD工具，良好的工具對設計可以起到事半功倍的效果；緊接著介紹了標準單元及外圍電路，這些都是專用積體電路設計的基本單元；第7，8兩章重點討論數字電路的設計，包括存儲器設計、自動布局布線以及電路綜合等；在數字電路的基礎上，重點研究了運算放大器、帶隙基準電壓源、鎖相環以及ADC/DAC等模擬電路模組；最後討論了晶片的封裝和測試，同時還涉及一些感測器的知識。本書不但對專用積體電路設計者具有很高的參考價值，對還未涉及專用積體電路設計的電子工程師更是一本有用的指導手冊，它會一步一步引領讀者成為一名出色的專用積體電路設計者。

內容簡介

本書全面介紹ASIC設計的各個環節。第1，2章對IC設計進行了概述，介紹電晶體及SPICE模型、晶片代工廠、製備工藝等知識；第3章闡述ASIC的經濟成本問題，對ASIC設計中每一環節的成本進行有效的分析；第4章重點介紹ASIC設計所用的CAD工具；第5，6章分別介紹版圖設計中的標準單元和外圍電路，以及焊盤、保護電路、外圍金屬環等可靠性設計的內容；第7，8章重點分析數字電路中的特殊邏輯結構和存儲器，以及邏輯、二進制數學與處理；第9～12章分別介紹常用的模擬電路知識，包括電流源、放大器、帶隙基準源、振盪器、鎖相環、轉換器、開關電容技術等；第13章介紹封裝和測試的相關知識；最後，作者依據自己多年的設計經驗對ASIC設計進行總結。

本書是電子工程、積體電路設計等領域的技術人員和研究人員必備的參考書，也是高等院校相關專業師生重要的學習用書。

作者簡介

Keith Barr 12歲就為他做醫生的叔叔設計了一套生物醫學設備，這也是他第一款有銷路的電子產品。後來，他通過大量的自學，在紐約羅切斯特創建了MXR Innovations公司，之後又在洛杉磯成立了Aesis studio Electronlcs公司。這些公司主要從事模擬及數字音頻音效、合成以及其他音樂技術方面的開發，並主導了整個音樂產業。Keith研製的Alesis ADAT錄音機已成為數字多聲道錄音的行業標準。在這期間，他還花了幾年時間乘帆船漫遊加勒比海，後來設計並市場化了一款輻射探測器，套用於實驗室及其他相關領域。 　他九年級時因為歷史課程不及格而留級。16歲生日那天，在幾乎選修了學校里所有的理科課程後，離開了學校。他先後做過技術員、工程師。在21歲時，他成立了自己的公司。不尋常的經歷造就了他對技術和科學方法的獨特視角。 　Keith獲得了眾多設計和技術專利。在他目前的公司中，Exelys公司主要研製醫療和體育運動技術領域的產品，Spin Semiconductor公司主要開發ASIC產品，採用OEM的銷售模式。目前，他對香精香料的有機合成產生了濃厚興趣。Keith與妻子和兩個孩子居住在一起，在洛杉磯和台北兩地都有他們的居所。

目錄

第1章 沙盒

1.1 IC概述

1.2 在顯微鏡下觀測

1.3 基本工藝

1.4 掩膜版

1.5 CMOS層次

1.6 工藝增強

1.7 完全不同的規模

1.8 MOS電晶體

1.9 SPICE模型

1.10 局限性

1.11 優點

第2章 代工廠和製備工藝

2.1 不同的代工廠，不同的使命

2.2 樣片試驗服務

2.2.1 MOSIS

2.2.2 Europractice

2.3 高技術、高成本

2.4 實用的沙盒技術

第3章 經濟成本

3.1 晶片費用和良率

3.2 經濟實例

3.3 測試和晶圓檢測

3.4 小批量生產

3.5 MLM小結

3.6 晶圓定價

3.7 設計工具和時間

第4章 設計工具

4.1 原理圖工具

4.2 版圖工具

4.3 設計規則檢查

4.4 提取

4.5 版圖與原理圖對比

4.6 SPICE工具

4.7 邏輯仿真器

4.8 布局和布線工具

4.9 邏輯綜合工具

第5章 標準單元設計

5.1 沙盒規則集

5.2 設計規則的構建

5.3 繪製及導出的層次

5.4 簡單單元

5.5 標準單元設計問題

5.6 將單元整合到一個恆定高度

5.7 自動布線

5.8 標準單元庫

5.9 標準單元的傳輸延遲

5.10 Verilog模型

第6章 外圍電路

6.1 體電阻和方塊電阻

6.2 絕緣體的介電常數

6.3 半導體

6.4 二極體結

6.5 齊納二極體

6.6 雙極型電晶體

6.7 MOSFET

6.8 靜電釋放

6.9 焊盤及密封環

6.10 保護器件

6.11 閂鎖效應

6.12 橫向雙極型器件

6.13 負阻現象

6.14 少數載流子注入襯底

6.15 電源箝位和電源線電導率

6.16 焊盤保護的設計

6.17 低頻干擾的焊盤設計

第7章 特殊邏輯結構和存儲器

7.1 定製存儲器

7.2 存儲器核心——SRAM

7.3 存儲器的I/O部分

7.4 字線解碼器

7.5 控制“邊角”

7.6 唯讀存儲器

7.7 動態存儲器

7.8 差分DRAM

7.8.1 讀出放大器的統計偏移量

7.8.2 軟錯誤

7.9 DRAM時序

7.10 其他存儲器

7.11 實驗的非易失性結構

第8章 邏輯、二進制數學與處理

8.1 邏輯入門

8.2 移位暫存器

8.3 同步時鐘

8.4 計數器

8.5 二進制編碼系統

8.6 飽和限制

8.7 超前進位產生

8.8 乘法器

8.9 數字濾波

8.10 FIR濾波器

8.11 IIR濾波器

8.12 處理器

8.13 二進制小數點

8.14 簡化輔助處理電路

8.15 LOG和EXP

8.16 同 步

8.17 波形的生成

8.18 偽隨機噪聲

8.19 串列接口

8.20 調製編碼

8.21 脈衝寬度調製輸出電路

8.22 數字滯後

第9章 模擬電路和放大器

9.1 MOSFET的工作區域

9.2 體效應

9.3 MOS結構電容

9.4 溫度效應

9.5 電流源和電流宿

9.6 偏置源

9.7 CMOS放大器

9.7.1 差分放大器

9.7.2 電流鏡放大器

9.7.3 摺疊式級聯放大器

9.8 根據電流密度確定器件尺寸

9.9 MOSFET的噪聲

9.10 閉環穩定性

9.11 驅動電阻性負載

9.12 寬頻帶放大器

第10章 帶隙基準源

10.1 帶隙基準1——基礎原理

10.2 帶隙基準設計2

10.3 帶隙基準設計3

10.4 帶隙基準設計4

10.5 半帶隙

10.6 帶隙電源預調整

10.7 溫度感應器

第11章 振盪器、鎖相環和射頻導論

11.1 LC振盪器

11.2 RC振盪器

11.3 鎖相環

11.4 鎖相環仿真注意事項

11.5 射頻本地振盪器和預分頻器

11.6 四象電路和混頻器

第12章 轉換器和開關電容技術

12.1 階梯型DAC

12.2 ADC轉換器

12.2.1 逐次逼近型ADC

12.2.2 閃爍型轉換器

12.2.3 低速率ADC轉換器

12.2.4 平均轉換器

12.3 開關電容轉換器

12.3.1 差分開關電容結構

12.3.2 高級別的△-∑轉換器

12.3.3 開關電容噪聲

12.3.4 過採樣轉換器的後處理

12.3.5 多相時鐘

第13章 封裝和測試

13.1 概述

13.2 首次流水的矽片和樣品封裝

13.3 產品測試

13.4 測試矢量

第14章 總結及補充

14.1 GND和VDD分布

14.2 中間電源

14.3 襯底連線和敏感電路

14.4 電源提升電路

14.5 施密特觸發器

14.6 ASIC產品的測試

14.7 感測器

14.7.1 光學感測器

14.7.2 CMOS照相機

14.8 霍爾感測器和應變感測器

14.9 電源升壓電路

14.10 我的電路，你的電路

14.11 小結