高速CMOS電路設計LOGICAL EFFORT方法

《高速CMOS電路設計LOGICALEFFORT方法》是2009年人民郵電出版社出版的圖書，作者是IvanSutherland[美]。

基本介紹

• 書名：高速CMOS電路設計LOGICAL EFFORT方法
• 作者：IvanSutherland[美]
• ISBN：9787115195982
• 出版社：人民郵電
• 出版時間：2009-03-01

內容簡介

為了滿足速度需求，積體電路設計師常常要痛苦地在無數選擇中反覆調整自己的設計，費時費力。兩位計算機科學大師針對這一問題提出了一種簡單而普遍有效的方法：LogicalEffort。本書就是他們對這一方法全面而生動的闡述。

通過本書，你不僅能夠迅速地理解和掌握LogicalEffort方法，大大提高自己的工作效率，而且還能從大師著作的字裡行間領悟到更多思想精髓。

本書講述如何獲得高速CMOS電路，這正是高速積體電路設計師們渴望獲得的技術。在設計中，我們往往面對無數的選擇，本書將告訴我們如何將這些選擇變得更容易和更有技巧。本書提供了一個簡單而普遍有效的方法，用於估計拓撲、電容等因素造成的延遲。

本書實用性強，適合積體電路設計師以及相關專業的師生。

版 次：初版

開 本：16開

包 張：平裝

目錄

1TheMethodofLogicalEffort

1.1Introduction

1.2DelayinaLogicGate

1.3MultistageLogicNetworks

1.4ChoosingtheBestNumberofStages

1.5SummaryoftheMethod

1.6ALookAhead

1.7Exercises

2DesignExamples

2.1TheANDFunctionofEightInputs

2.2Decoder

2.3SynchronousArbitration

2.4Summary

2.5Exercises

3DerivingtheMethodofLogicalEffort

3.1ModelofaLogicGate

3.2DelayinaLogicGate

3.3MinimizingDelayalongaPath

3.4ChoosingtheLengthofaPath

3.5UsingtheWrongNumberofStages

3.6UsingtheWrongGateSize

3.7Summary

3.8Exercises

4CalculatingtheLogicalEffortofGates

4.1DefinitionsofLogicalEffort

4.2GroupingInputSignals

4.3CalculatingLogicalEffort

4,4AsymmetricLogicGates

4.5CatalogofLogicGates

4.6EstimatingParasiticDelay

4.7PropertiesofLogicalEffort

4.8Exercises

5CalibratingtheModel

5.1CalibrationTechnique

5.2DesigningTestCircuits

5.3OtherCharacterizationMethods

5.4CalibratingSpecialCircuitFamilies

5.5Summary

5.6Exercises

6AsymmetricLogicGates

6.1DesigningAsymmetricLogicGates

6.2ApplicationsofAsymmetricLogicGates

6.3Summary

6.4Exercises

7UnequalRisingandFallingDelays

7.1AnalyzingDelays

7.2CaseAnalysis

7.3OptimizingCMOSP/NRatios

7.4Summary

7.5Exercises

8CircuitFamilies

8.1Pseudo-NMOSCircuits

8.2DominoCircuits

8.3TransmissionGates

8.4Summary

8.5Exercises

9ForksofAmplifiers

9.1TheForkCircuitForm

9.2HowManyStagesShouldaForkUse?

9.3Summary

9.4Exercises

10BranchesandInterconnect

10.1CircuitsThatBranchataSingleInput

10.2BranchesafterLogic

10.3CircuitsThatBranchandRecombine

10.4Interconnect

10.5ADesignApproach

10.6Exercises

11WideStructures

11.1Ann-inputANDStructure

11.2Ann-inputMullerC-element

11.3Decoders

11.4Multiplexers

11.5Summary

11.6Exercises

12Conclusions

12.1TheTheoryofLogicalEffort

12.2InsightsfromLogicalEffort

12.3ADesignProcedure

12.4OtherApproachestoPathDesign

12.5ShortcomingsofLogicalEffort

12.6PartingWords

CastofCharacters

ReferenceProcessParameters

SolutionstoSelectedExercises

BIBLIOGRAPHY

INDEX