《高速數字電路的電源分配網路(PDN)設計》是2020年電子工業出版社出版的圖書，作者是黃智偉,李月華,黃國玉。
基本介紹
- 書名：高速數字電路的電源分配網路(PDN)設計
- 作者：黃智偉,李月華,黃國玉
- 出版社：電子工業出版社
- 出版時間：2020年12月
- 頁數：356 頁
- 定價：118 元
- 開本：16 開
- ISBN：9787121402074
內容簡介,圖書目錄,
內容簡介
本書共8章，重點介紹了高速數字電路PDN的拓撲結構和設計方法，PDN中的電阻、電容和電感的特性與使用，PCB電源/地平面的功能和設計原則及相關問題，去耦電路的結構與特性，去耦電容的組合特性和選擇，mΩ級超低目標阻抗設計，電壓調整模組（VRM）結構和特性及電路設計實例，FPGA的PDN設計和驗證方法，以及FPGA電源電路設計實例。 本書內容豐富，敘述詳盡清晰，圖文並茂，通過大量的設計實例說明高速數字電路PDN設計中的一些技巧與方法，以及應該注意的問題，工程性好，實用性強。
圖書目錄
第1章 高速數字電路的PDN 1
1.1 PDN與SI、PI和EMI 1
1.1.1 PDN是SI、PI和EMI的公共互連基礎 1
1.1.2 優良的PDN設計是SI、PI和EMI的基本保證 1
1.2 高速數字電路的PDN拓撲結構 3
1.3 基於目標阻抗的PDN設計 4
1.3.1 目標阻抗的定義 4
1.3.2 基於目標阻抗的PDN設計方法 6
1.3.3 利用目標阻抗計算去耦電容的電容量 8
1.4 基於功率傳輸的PDN設計方法 9
1.4.1 穩壓電源電路的反應時間 10
1.4.2 去耦電容的去耦時間 10
1.4.3 電源系統的輸出阻抗 11
1.4.4 利用電源驅動的負載計算電容量 12
1.5 平面PDN的一維分布模型 12
1.5.1 去耦網路的瞬態回響 12
1.5.2 去耦網路的穩態回響 13
1.5.3 功率傳輸延遲的估算 14
第2章 PDN中的電阻 16
2.1 電阻的基本特性 16
2.1.1 電阻的u-i特性 16
2.1.2 電阻的串聯和並聯 17
2.2 高速數字電路中的電阻 19
2.2.1 電阻的阻抗頻率特性 19
2.2.2 互連線的電阻 23
2.2.3 單位長度電阻 27
2.2.4 方塊電阻 29
2.2.5 非理想互連與電源/地平面突變的影響 29
2.2.6 趨膚效應的影響 30
第3章 PDN中的電容 32
3.1 電容的基本特性 32
3.1.1 電容的電容量 32
3.1.2 電容的電壓-電流關係 33
3.1.3 電容的串聯和並聯 34
3.2 電容的頻率特性 35
3.2.1 電容的阻抗頻率特性 35
3.2.2 電容的衰減頻率特性 36
3.3 電容的ESR和ESL特性 37
3.4 片狀電容的使用 38
3.4.1 片狀電容的選擇 38
3.4.2 片狀電容的PCB設計注意事項 38
3.5 低ESL的電容 41
3.5.1 低ESL電容的結構 41
3.5.2 低ESL電容的阻抗頻率特性 42
3.6 片狀三端子電容 43
3.6.1 片狀三端子電容的頻率特性 43
3.6.2 使用三端子電容減小ESL 45
3.6.3 三端子電容的PCB布局與等效電路 45
3.6.4 三端子電容的套用 47
3.7 X2Y電容 48
3.7.1 採用X2Y電容替換穿心式電容 48
3.7.2 X2Y電容的封裝形式和尺寸 48
3.7.3 X2Y電容的套用與PCB布局 49
3.8 可藏於PCB基板內的電容 51
3.9 PCB的電容 52
3.9.1 PCB的平行板電容 52
3.9.2 PCB的導線電容 53
3.9.3 PCB的導線互容 54
3.9.4 PCB的過孔電容 57
3.10 埋入式電容 58
3.10.1 埋入式電容技術簡介 58
3.10.2 埋入式電容技術的套用 60
3.11 IC封裝的電容 62
第4章 PDN中的電感 64
4.1 電感的基本特性 64
4.1.1 電感的電感量 64
4.1.2 電感的電壓-電流關係 65
4.1.3 電感的串聯和並聯 65
4.2 電感的頻率特性 67
4.2.1 電感的阻抗頻率特性 67
4.2.2 電感的Q值頻率特性 67
4.2.3 電感的電感值頻率特性 69
4.3 電感的電感值DC電流特性 70
4.4 電感的選擇 71
4.5 互感 72
4.5.1 互感現象 72
4.5.2 耦合係數 73
4.5.3 耦合電感上的電壓-電流關係 73
4.5.4 兩相鄰通路與導線間的“互感耦合” 74
4.6 局部電感 75
4.6.1 局部自感 75
4.6.2 局部互感 75
4.7 迴路電感 76
4.7.1 導線迴路的電感 76
4.7.2 迴路面積對電感的影響 77
4.7.3 環形線圈的迴路電感 78
4.7.4 兩根相鄰導線的迴路電感 78
4.8 PCB的電感 78
4.8.1 PCB導線的電感 78
4.8.2 PCB過孔的電感 80
4.8.3 PCB導線的互感 81
4.8.4 PCB電源/地平面電感 82
4.9 IC封裝的電感 82
4.10 貼裝電感 85
4.10.1 電容貼裝電感 85
4.10.2 IC貼裝電感 86
4.11 電感引起的“地彈”及其控制 86
4.11.1 “地彈” 86
4.11.2 “地彈”的控制 88
4.12 同時開關噪聲（SSN） 90
4.12.1 SSN的成因 90
4.12.2 片上開關 91
4.12.3 片外開關 93
4.12.4 降低SSN的一些措施 94
4.13 LC電路的阻抗特性 96
4.13.1 LC串聯電路的阻抗特性 96
4.13.2 LC並聯電路的阻抗特性 96
第5章 PDN中的PCB電源/地平面 98
5.1 PCB電源/地平面的功能和設計原則 98
5.1.1 PCB電源/地平面的功能 98
5.1.2 PCB電源/地平面的設計原則 99
5.2 PCB電源/地平面疊層和層序 101
5.2.1 4層板的電源/地平面設計 101
5.2.2 6層板的電源/地平面設計 103
5.2.3 8層板的電源/地平面設計 105
5.2.4 10層板的電源/地平面設計 107
5.3 PCB電源/地平面的疊層電容 109
5.4 PCB電源/地平面的中間介質的影響 110
5.5 PCB電源/地平面的層耦合 111
5.6 PCB電源/地平面的諧振 112
5.7 電源平面上的電源島結構 113
5.8 利用EBG結構抑制PCB電源/地平面的SSN 114
5.8.1 EBG結構簡介 114
5.8.2 EBG結構的電路模型 115
5.8.3 EBG的單元結構 118
5.8.4 基於Sierpinski曲線的分形EBG結構 130
5.8.5 平面級聯式EBG結構 132
5.8.6 選擇性內插式EBG結構 133
5.8.7 多周期平面的EBG結構 134
5.8.8 垂直級聯式EBG結構 135
5.8.9 嵌入多層螺旋平面的EBG結構 139
5.8.10 接地層開槽隔離型EBG結構 139
5.8.11 狹縫型UC-EBG電源平面 142
5.8.12 嵌入螺旋諧振環結構的電源平面 143
第6章 PDN中的去耦電路 145
6.1 去耦電路的結構與特性 145
6.1.1 去耦電路的基本結構 145
6.1.2 數字IC電源噪聲的產生 147
6.1.3 測量去耦電路性能的測量點 149
6.1.4 去耦電路的插入損耗測量 149
6.2 插入損耗特性 150
6.2.1 電容的插入損耗特性 150
6.2.2 電感和鐵氧體磁珠的插入損耗特性 152
6.3 影響電容噪聲抑制效果的因素 153
6.3.1 電容頻率特性的影響 153
6.3.2 噪聲路徑與電容的安裝位置 154
6.3.3 外圍電路阻抗的影響 160
6.3.4 電容的並聯和反諧振 161
6.4 LC濾波器（去耦電路） 165
6.4.1 使用一個電感的去耦電路 165
6.4.2 電感器的插入損耗 166
6.4.3 鐵氧體磁珠的插入損耗 167
6.4.4 LC濾波器的插入損耗特性 171
6.4.5 使用電感時的注意事項 175
6.5 使用去耦電容抑制電源電壓波動 176
6.5.1 數字IC的電流和電壓波動 176
6.5.2 電源阻抗和電壓波動之間的關係 176
6.5.3 電壓波動計算模型 177
6.5.4 抑制電流波動的尖峰 179
6.5.5 抑制脈衝寬度較寬的電流波動 180
6.6 使用去耦電容降低IC的電源阻抗 181
6.6.1 電源阻抗的計算模型 181
6.6.2 IC電源阻抗的計算 182
6.6.3 電容靠近IC放置的允許距離 183
6.7 去耦電容的組合特性 187
6.7.1 去耦電容的電流供應模式 187
6.7.2 IC電源的目標阻抗 187
6.7.3 去耦電容組合的阻抗特性 188
6.7.4 PCB上的目標阻抗 190
6.8 去耦電容的容量計算 192
6.8.1 計算去耦電容容量的模型 192
6.8.2 確定目標阻抗 192
6.8.3 確定大容量電容的容量 193
6.8.4 確定板電容的容量 194
6.8.5 確定板電容的安裝位置 195
6.8.6 減少ESLcap 195
6.9 m? 級超低目標阻抗設計 196
6.9.1 組合多個電容達到m? 級目標阻抗 196
6.9.2 m? 級超低目標阻抗電源系統設計實例 197
6.10 去耦電容的選擇 202
第7章 PDN中的電壓調整模組（VRM） 207
7.1 DC-DC開關穩壓器電路 207
7.1.1 DC-DC轉換器的拓撲結構 207
7.1.2 DC-DC轉換器PCB布局的一般原則 211
7.1.3 DC-DC轉換器PCB布局的注意事項 213
7.1.4 減小DC-DC轉換器中的地彈 218
7.1.5 DC-DC開關型降壓穩壓器設計實例 225
7.1.6 負載點DC-DC轉換器 228
7.2 線性穩壓器電源電路 231
7.2.1 線性穩壓器與開關穩壓器的差異 231
7.2.2 LDO線性穩壓器簡介 234
7.2.3 選擇LDO線性穩壓器的基本原則 236
7.2.4 LDO線性穩壓器電容選型 237
7.2.5 LDO線性穩壓器設計實例 246
7.3 模數混合系統的電源電路結構 248
7.3.1 模擬前端小信號檢測和放大電路的供電電路 248
7.3.2 ADC和DAC電源電路的結構形式 250
7.3.3 混合IC電源電路 251
7.3.4 模數混合系統中的PCB電源/地平面設計要點 254
第8章 設計實例：FPGA的PDN設計 263
8.1 FPGA的PDN模型 263
8.1.1 FPGA的PDN通用模型 263
8.1.2 簡化的FPGA的PDN模型 265
8.2 FPGA的供電要求 265
8.3 FPGA的PDN設計和驗證 266
8.3.1 確定FPGA的參數 266
8.3.2 去耦網路設計 269
8.3.3 模擬 270
8.3.4 性能測量 271
8.3.5 最佳化去耦網路設計 273
8.3.6 存在問題的分析和改進 278
8.4 VirtexTM-5 FPGA的PDN設計實例 279
8.4.1 VirtexTM-5 FPGA的VRM 279
8.4.2 必需的PCB去耦電容 281
8.4.3 替代電容 282
8.4.4 PCB設計檢查項目 283
8.4.5 VirtexTM-5的PCB布局實例 288
8.5 仿真工具 289
8.5.1 常用的一些PDN設計和仿真EDA工具 289
8.5.2 Altera PDN設計工具 290
8.5.3 TI公司的FPGA電源管理解決方案和設計工具 296
8.6 FPGA電源電路設計實例 300
8.6.1 Xilinx? VirtexTM-5 FPGA的電源解決方案 300
8.6.2 Xilinx? VirtexTM-6 FPGA的微型電源解決方案 303
8.6.3 Xilinx? VirtexTM-6和SpartanTM-6 FPGA的電源解決方案 307
8.6.4 Xilinx? SpartanTM-3、VirtexTM-Ⅱ、VirtexTM-ⅡPro的電源管理解決方案 311
8.6.5 Altera? Cyclone? FPGA電源電路 312
8.6.6 Altera? Arria ⅡGX FPGA開發板電源電路 315
8.7 多電源系統的監控和時序控制 328
8.7.1 電源時序控制和跟蹤類型 328
8.7.2 多電源系統的監控和時序控制設計實例 329
8.7.3 模擬電壓和電流監控 331
8.7.4 時序控制和監控的結合 331
8.7.5 電源餘量微調 332
8.7.6 開關調節器的同步 334
參考文獻 335
