《高壓、超低功耗的易集成SOI功率器件機理與新結構研究》是依託電子科技大學,由羅小蓉擔任醒目負責人的面上項目。
基本介紹
- 中文名：高壓、超低功耗的易集成SOI功率器件機理與新結構研究
- 依託單位：電子科技大學
- 項目類別：面上項目
- 項目負責人：羅小蓉
項目摘要,結題摘要,
項目摘要
SOI功率集成的關鍵技術是實現高壓、低功耗以及高、低壓之間隔離。為此，進行以下創新研究：提出高壓、超低功耗、器件尺寸縮小且易於集成的槽型SOI MOSFET並研究其機理。該器件具有嵌入漂移區的介質槽和縱向延伸至埋氧層的槽柵。①介質槽引起多維度耗盡，使電場重構並增強RESURF(reduced surface field)效應，從而提高耐壓和漂移區濃度；②介質槽使漂移區沿縱向摺疊，縮小器件面積，降低比導通電阻和功耗，並增加開關速度；③延伸的柵槽擴展縱嚮導電區，進一步降低導通電阻；④將提出的器件用於高壓積體電路，延伸的柵槽同時作為高/低壓單元間的介質隔離槽，簡化隔離工藝、降低成本。新型SOI MOSFET的耐壓較相同尺寸的常規SOI LDMOS可提高1倍，且比導通電阻降20%- 30%；或相同耐壓，器件橫向尺寸降為50%。項目擬研製新型SOI MOSFET,並將其用於設計的高壓驅動積體電路。
結題摘要
兼具高擊穿電壓（Breakdown Voltage，BV）和低比導通電阻（Specific On-Resistance，Ron,sp）是功率MOSFET器件的熱點科學問題，然而，存在困擾業界的“矽極限” 關係-Ron,sp正比例於BV的 2.5次方。項目從模型、新結構以及工藝實現等方面展開研究，成果突破“矽極限”，並有利於晶片和系統小型化，促進了SOI高壓器件的發展及其在功率積體電路中的套用。本項目實現預期目標，達到技術指標。取得的創新成果如下： （1）提出了高壓、低阻、易集成的槽型SOI功率MOSFET系列新結構並深入研究其機理。機理如下：介質槽引起多維度耗盡並增強RESURF效應，提高器件擊穿電壓和漂移區濃度；介質槽沿縱向摺疊漂移區，降低器件面積和比導通電阻；縱向延伸至介質層的槽柵擴展縱向有效導電區域，同時可作為高、低壓單元間的介質隔離槽，簡化隔離工藝。新器件擊穿電壓較相同尺寸的常規SOI LDMOS提高50%以上，且比導通電阻降低20%以上。 （2）建立了槽型SOI MOSFET普適耐壓模型和變k介質槽RESURF增強SOI MOSFET耐壓模型，獲得槽型SOI MOSFET設計的普適方法，為橫向槽型SOI MOSFET器件設計的提供理論指導。 （3）設計驅動積體電路，將提出的雙槽（Dual-trench，DT，含槽柵和漂移區的介質槽）DT SOI MOSFET器件套用其中；製備出DT SOI MOSFET器件及功率驅動集成晶片。製備的晶片樣品擊穿電壓BV=196V（無介質槽的器件僅62V），高於預期指標150V，輸出電流達500mA，全部達到了預期目標。 成果獲2014年教育部自然科學二等獎，發表論文29篇(SCI檢索共18篇，全部EI檢索)，含領域頂級期刊IEEE Electron Device Lett.（EDL）和IEEE Trans. on Electron Device（TED）論文6篇，在功率半導體領域頂級會議ISPSD發表3篇；獲授權美國、中國發明專利 10項，已受理5項發明專利。
