《電子電氣基礎課程規劃教材:數字電子技術基礎》圍繞數字電路的基礎知識、主要數字器件的功能及套用、EDA技術的硬體描述語言和開發工具軟體三方面展開，主要內容包括：數制和碼制，邏輯代數基礎，邏輯門電路，組合邏輯電路，觸發器，時序邏輯電路，半導體存儲器件和可程式器件，硬體描述語言VHDL和MAX+plus II、Quarus II仿真軟體平台，脈衝整形與產生電路，數模和模數轉換，PSpice軟體的數字電路仿真，OrCAD 16.0的套用等，附錄提供大量數字器件技術參數。《電子電氣基礎課程規劃教材:數字電子技術基礎》提供大量實例，配套電子課件和習題參考答案。
基本介紹
- 中文名：電子電氣基礎課程規劃教材:數字電子技術基礎
- 出版社：電子工業出版社
- 頁數：279頁
- 開本：16
- 定價：36.00
- 作者：高燕梅 沙曉菁
- 出版日期：2012年1月1日
- 語種：簡體中文
- ISBN：9787121137990, 7121137992
- 品牌：電子工業出版社
內容簡介,圖書目錄,
內容簡介
《電子電氣基礎課程規劃教材:數字電子技術基礎》注重常用數字器件的套用，注重中規模集成器件的邏輯功能和設計套用，減少集成晶片內部電路的介紹；數字電路技術與EDA技術緊密結合；系統介紹FPGA、CPLD等現場可程式器件；PSpice設計仿真，OrCAD16，0的套用；使用VHDL設計數字系統，MAX+plusⅡ和QuartusⅡ開發工具軟體的套用；大量設計仿真實例；採用國際通用圖形、符號；濃縮作者數十年教學經驗，知識點和例題結合緊密，例題典型，習題全面；提供配套電子課件、習題參考答案。
圖書目錄
第1章 數制與碼制 1
1.1 數位訊號與數字電路 1
1.2 數制及其轉換 2
1.2.1 數制 2
1.2.2 數制間的轉換 3
1.3 二進制數的算術運算 5
1.3.1 二進制數的四則運算 5
1.3.2 帶符號二進制數的運算 6
1.4 碼制 7
1.4.1 常用的編碼 7
1.4.2 字元碼 8
本章小結 9
思考題 10
習題1 10
第2章 邏輯函式及其化簡 11
2.1 邏輯代數的運算 11
2.1.1 邏輯代數的基本運算 11
2.1.2 邏輯代數的複合運算 13
2.2 邏輯代數的基本定律及規則 15
2.2.1 邏輯代數運算的基本定律 15
2.2.2 邏輯代數運算的基本規則 16
2.3 邏輯函式的化簡 17
2.3.1 邏輯函式的表示方法 18
2.3.2 邏輯函式的公式化簡法 21
2.3.3 邏輯函式的卡諾圖化簡法 22
本章小結 26
思考題 26
習題2 27
第3章 邏輯門電路 29
3.1 二極體門電路 29
3.1.1 二極體的開關特性 29
3.1.2 二極體門電路 30
3.2 CMOS集成邏輯門電路 31
3.2.1 MOS管的開關特性 31
3.2.2 CMOS反相器 33
3.2.3 CMOS集成邏輯門電路 36
3.2.4 CMOS集成邏輯門的使用 41
3.3 TTL門電路 41
3.3.1 三極體的開關特性 41
3.3.2 TTL與非門電路 43
3.3.3 其他類型的TTL門 45
3.3.4 改進型的TTL門電路 46
3.4 BiCMOS電路 47
*3.5 其他類型的雙極型積體電路 47
3.5.1 發射極耦合邏輯門（ECL） 47
3.5.2 集成注入邏輯電路（I2L） 49
3.6 TTL與CMOS的接口 49
本章小結 50
思考題 51
習題3 51
第4章 組合邏輯電路 55
4.1 組合邏輯電路的分析方法 55
4.2 常用的組合邏輯電路 56
4.2.1 編碼器 56
4.2.2 解碼器 58
4.2.3 數據選擇器 63
4.2.4 數值比較器 65
4.2.5 加法器 66
4.2.6 奇偶校驗器 69
4.3 組合電路的設計方法 70
4.3.1 基於門電路的組合邏輯電路設計 70
4.3.2 基於中規模集成器件的組合邏輯電路設計 72
4.4 組合邏輯電路的冒險現象 74
4.4.1 產生競爭冒險的原因 74
4.4.2 消除競爭冒險的方法 75
本章小結 76
思考題 76
習題4 76
第5章 觸發器 79
5.1 概述 79
5.2 基本RS觸發器 79
5.2.1 基本RS觸發器電路結構與
工作原理 79
5.2.2 基本RS觸發器邏輯功能特性 80
5.3 同步觸發器 81
5.3.1 同步RS觸發器 81
5.3.2 同步D觸發器 83
5.3.3 同步JK觸發器 84
5.3.4 同步T觸發器 84
5.4 主從觸發器 85
5.4.1 主從RS觸發器 85
5.4.2 主從JK觸發器 86
5.5 邊沿觸發器 87
5.5.1 維持-阻塞D觸發器 88
5.5.2 邊沿JK觸發器 89
5.5.3 邊沿觸發器的動態特性 90
5.5.4 觸發器功能的類型轉換 91
本章小結 92
思考題 93
習題5 93
第6章 時序邏輯電路 97
6.1 時序邏輯電路概述 97
6.2 時序邏輯電路的分析 98
6.2.1 同步時序邏輯電路的分析方法 98
6.2.2 暫存器和移位暫存器 100
6.2.3 同步計數器 104
6.2.4 異步計數器 114
6.3 中規模集成時序邏輯電路的套用 117
6.3.1 任意進制計數器構成方法 117
6.3.2 集成移位暫存器的套用 121
6.4 時序邏輯電路的設計 123
6.4.1 同步時序邏輯電路的設計 123
6.4.2 異步時序邏輯電路的設計 129
6.4.3 時序邏輯電路的自啟動設計 131
6.5 順序脈衝發生器和序列信號發生器 132
6.5.1 順序脈衝發生器 132
6.5.2 序列信號發生器 133
本章小結 135
思考題 135
習題6 136
第7章 半導體存儲器和可程式邏輯器件 140
7.1 隨機存儲器（RAM） 140
7.1.1 RAM的結構 140
7.1.2 存儲單元 141
7.2 唯讀存儲器（ROM） 144
7.2.1 固定ROM 144
7.2.2 可程式ROM（PROM） 145
7.2.3 可擦除的可程式ROM 145
7.3 存儲器的擴展及套用 147
7.3.1 存儲器容量的擴展 147
7.3.2 用存儲器實現組合邏輯函式 148
7.4 可程式邏輯器件（PLD） 149
7.4.1 PLD的基本結構和表示方法 149
7.4.2 可程式陣列邏輯（PAL） 151
7.4.3 通用陣列邏輯GAL 154
7.5 複雜的可程式邏輯器件（CPLD） 159
7.5.1 CPLD的基本結構 159
7.5.2 MAX7000系列的結構與功能 160
7.6 現場可程式門陣列（FPGA） 163
7.6.1 FLEX10K系列的基本結構 164
7.6.2 FPGA和CPLD的性能比較 170
7.6.3 基於FPGA/CPLD的數字系統
設計 170
本章小結 173
思考題 174
習題7 174
第8章 硬體描述語言VHDL 175
8.1 VHDL的基本結構 175
8.1.1 庫和程式包 176
8.1.2 實體和結構體 176
8.1.3 配置 177
8.2 VHDL語言要素 177
8.2.1 VHDL的標識符 177
8.2.2 VHDL的數據對象 177
8.2.3 VHDL的數據類型 178
8.2.4 VHDL的運算操作符 179
8.3 VHDL基本語句 180
8.3.1 順序語句 180
8.3.2 並行語句 183
8.4 數字邏輯電路的VHDL實例 187
8.4.1 組合邏輯電路的VHDL描述 187
8.4.2 時序邏輯電路的VHDL描述 188
本章小結 190
思考題 190
習題8 190
第9章 脈衝單元電路 191
9.1 施密特觸發器 191
9.1.1 門電路構成的施密特觸發器 191
9.1.2 集成施密特觸發器 192
9.1.3 施密特觸發器的套用 193
9.2 單穩態觸發器 194
9.2.1 門電路構成的單穩態觸發器 195
9.2.2 集成單穩態觸發器 196
9.3 多諧振盪器 199
9.3.1 門電路構成的多諧振盪器 200
9.3.2 用施密特觸發器構成的多諧振盪器 201
9.3.3 石英晶體多諧振盪器 202
9.4 555定時器及其套用 202
9.4.1 555定時器的電路結構及其功能 203
9.4.2 555定時器構成的施密特觸發器 204
9.4.3 555定時器構成的單穩態觸發器 205
9.4.4 555定時器構成的多諧振盪器 206
本章小結 209
思考題 209
習題9 209
第10章 數模與模數轉換 213
10.1 D/A轉換器 213
10.1.1 權電阻網路D/A轉換器 213
10.1.2 倒T形電阻網路D/A轉換器 215
10.1.3 權電流型D/A轉換器 216
10.1.4 D/A轉換器的輸出方式 217
10.1.5 D/A轉換器的主要參數 218
10.1.6 集成D/A轉換器的套用 219
10.2 A/D轉換器 221
10.2.1 A/D轉換的原理 221
10.2.2 並聯比較型A/D轉換器 223
10.2.3 逐次逼近型A/D轉換器 224
10.2.4 雙積分型A/D轉換器 226
10.2.5 A/D轉換器的主要參數 228
10.2.6 集成A/D轉換器及其套用 228
本章小結 229
思考題 230
習題10 230
第11章 數字系統的設計與仿真 232
11.1 MAX + plus II的設計套用 232
11.1.1 MAX+plus II電路輸入方法 232
11.1.2 MAX+plus II電路設計中的套用 238
11.2 Quartus II的設計套用 240
11.2.1 Quartus II原理圖輸入方法 240
11.2.2 數字系統的設計與仿真實例 243
11.3 PSpice軟體的數字電路仿真 247
11.3.1 PSpice軟體入門 247
11.3.2 PSpice仿真數字電路的主要問題 251
11.3.3 PSpice軟體的數字電路仿真實例 256
11.3.4 Cadence OrCAD版的PSpice簡介 260
本章小結 265
思考題 265
習題11 266
附錄A 數字電路器件的常用參數及說明 267
A.1 數字器件的模型參數 267
A.2 數字器件的名稱、型號和引腳序號 268
部分習題答案 272
參考文獻 280
1.1 數位訊號與數字電路 1
1.2 數制及其轉換 2
1.2.1 數制 2
1.2.2 數制間的轉換 3
1.3 二進制數的算術運算 5
1.3.1 二進制數的四則運算 5
1.3.2 帶符號二進制數的運算 6
1.4 碼制 7
1.4.1 常用的編碼 7
1.4.2 字元碼 8
本章小結 9
思考題 10
習題1 10
第2章 邏輯函式及其化簡 11
2.1 邏輯代數的運算 11
2.1.1 邏輯代數的基本運算 11
2.1.2 邏輯代數的複合運算 13
2.2 邏輯代數的基本定律及規則 15
2.2.1 邏輯代數運算的基本定律 15
2.2.2 邏輯代數運算的基本規則 16
2.3 邏輯函式的化簡 17
2.3.1 邏輯函式的表示方法 18
2.3.2 邏輯函式的公式化簡法 21
2.3.3 邏輯函式的卡諾圖化簡法 22
本章小結 26
思考題 26
習題2 27
第3章 邏輯門電路 29
3.1 二極體門電路 29
3.1.1 二極體的開關特性 29
3.1.2 二極體門電路 30
3.2 CMOS集成邏輯門電路 31
3.2.1 MOS管的開關特性 31
3.2.2 CMOS反相器 33
3.2.3 CMOS集成邏輯門電路 36
3.2.4 CMOS集成邏輯門的使用 41
3.3 TTL門電路 41
3.3.1 三極體的開關特性 41
3.3.2 TTL與非門電路 43
3.3.3 其他類型的TTL門 45
3.3.4 改進型的TTL門電路 46
3.4 BiCMOS電路 47
*3.5 其他類型的雙極型積體電路 47
3.5.1 發射極耦合邏輯門（ECL） 47
3.5.2 集成注入邏輯電路（I2L） 49
3.6 TTL與CMOS的接口 49
本章小結 50
思考題 51
習題3 51
第4章 組合邏輯電路 55
4.1 組合邏輯電路的分析方法 55
4.2 常用的組合邏輯電路 56
4.2.1 編碼器 56
4.2.2 解碼器 58
4.2.3 數據選擇器 63
4.2.4 數值比較器 65
4.2.5 加法器 66
4.2.6 奇偶校驗器 69
4.3 組合電路的設計方法 70
4.3.1 基於門電路的組合邏輯電路設計 70
4.3.2 基於中規模集成器件的組合邏輯電路設計 72
4.4 組合邏輯電路的冒險現象 74
4.4.1 產生競爭冒險的原因 74
4.4.2 消除競爭冒險的方法 75
本章小結 76
思考題 76
習題4 76
第5章 觸發器 79
5.1 概述 79
5.2 基本RS觸發器 79
5.2.1 基本RS觸發器電路結構與
工作原理 79
5.2.2 基本RS觸發器邏輯功能特性 80
5.3 同步觸發器 81
5.3.1 同步RS觸發器 81
5.3.2 同步D觸發器 83
5.3.3 同步JK觸發器 84
5.3.4 同步T觸發器 84
5.4 主從觸發器 85
5.4.1 主從RS觸發器 85
5.4.2 主從JK觸發器 86
5.5 邊沿觸發器 87
5.5.1 維持-阻塞D觸發器 88
5.5.2 邊沿JK觸發器 89
5.5.3 邊沿觸發器的動態特性 90
5.5.4 觸發器功能的類型轉換 91
本章小結 92
思考題 93
習題5 93
第6章 時序邏輯電路 97
6.1 時序邏輯電路概述 97
6.2 時序邏輯電路的分析 98
6.2.1 同步時序邏輯電路的分析方法 98
6.2.2 暫存器和移位暫存器 100
6.2.3 同步計數器 104
6.2.4 異步計數器 114
6.3 中規模集成時序邏輯電路的套用 117
6.3.1 任意進制計數器構成方法 117
6.3.2 集成移位暫存器的套用 121
6.4 時序邏輯電路的設計 123
6.4.1 同步時序邏輯電路的設計 123
6.4.2 異步時序邏輯電路的設計 129
6.4.3 時序邏輯電路的自啟動設計 131
6.5 順序脈衝發生器和序列信號發生器 132
6.5.1 順序脈衝發生器 132
6.5.2 序列信號發生器 133
本章小結 135
思考題 135
習題6 136
第7章 半導體存儲器和可程式邏輯器件 140
7.1 隨機存儲器（RAM） 140
7.1.1 RAM的結構 140
7.1.2 存儲單元 141
7.2 唯讀存儲器（ROM） 144
7.2.1 固定ROM 144
7.2.2 可程式ROM（PROM） 145
7.2.3 可擦除的可程式ROM 145
7.3 存儲器的擴展及套用 147
7.3.1 存儲器容量的擴展 147
7.3.2 用存儲器實現組合邏輯函式 148
7.4 可程式邏輯器件（PLD） 149
7.4.1 PLD的基本結構和表示方法 149
7.4.2 可程式陣列邏輯（PAL） 151
7.4.3 通用陣列邏輯GAL 154
7.5 複雜的可程式邏輯器件（CPLD） 159
7.5.1 CPLD的基本結構 159
7.5.2 MAX7000系列的結構與功能 160
7.6 現場可程式門陣列（FPGA） 163
7.6.1 FLEX10K系列的基本結構 164
7.6.2 FPGA和CPLD的性能比較 170
7.6.3 基於FPGA/CPLD的數字系統
設計 170
本章小結 173
思考題 174
習題7 174
第8章 硬體描述語言VHDL 175
8.1 VHDL的基本結構 175
8.1.1 庫和程式包 176
8.1.2 實體和結構體 176
8.1.3 配置 177
8.2 VHDL語言要素 177
8.2.1 VHDL的標識符 177
8.2.2 VHDL的數據對象 177
8.2.3 VHDL的數據類型 178
8.2.4 VHDL的運算操作符 179
8.3 VHDL基本語句 180
8.3.1 順序語句 180
8.3.2 並行語句 183
8.4 數字邏輯電路的VHDL實例 187
8.4.1 組合邏輯電路的VHDL描述 187
8.4.2 時序邏輯電路的VHDL描述 188
本章小結 190
思考題 190
習題8 190
第9章 脈衝單元電路 191
9.1 施密特觸發器 191
9.1.1 門電路構成的施密特觸發器 191
9.1.2 集成施密特觸發器 192
9.1.3 施密特觸發器的套用 193
9.2 單穩態觸發器 194
9.2.1 門電路構成的單穩態觸發器 195
9.2.2 集成單穩態觸發器 196
9.3 多諧振盪器 199
9.3.1 門電路構成的多諧振盪器 200
9.3.2 用施密特觸發器構成的多諧振盪器 201
9.3.3 石英晶體多諧振盪器 202
9.4 555定時器及其套用 202
9.4.1 555定時器的電路結構及其功能 203
9.4.2 555定時器構成的施密特觸發器 204
9.4.3 555定時器構成的單穩態觸發器 205
9.4.4 555定時器構成的多諧振盪器 206
本章小結 209
思考題 209
習題9 209
第10章 數模與模數轉換 213
10.1 D/A轉換器 213
10.1.1 權電阻網路D/A轉換器 213
10.1.2 倒T形電阻網路D/A轉換器 215
10.1.3 權電流型D/A轉換器 216
10.1.4 D/A轉換器的輸出方式 217
10.1.5 D/A轉換器的主要參數 218
10.1.6 集成D/A轉換器的套用 219
10.2 A/D轉換器 221
10.2.1 A/D轉換的原理 221
10.2.2 並聯比較型A/D轉換器 223
10.2.3 逐次逼近型A/D轉換器 224
10.2.4 雙積分型A/D轉換器 226
10.2.5 A/D轉換器的主要參數 228
10.2.6 集成A/D轉換器及其套用 228
本章小結 229
思考題 230
習題10 230
第11章 數字系統的設計與仿真 232
11.1 MAX + plus II的設計套用 232
11.1.1 MAX+plus II電路輸入方法 232
11.1.2 MAX+plus II電路設計中的套用 238
11.2 Quartus II的設計套用 240
11.2.1 Quartus II原理圖輸入方法 240
11.2.2 數字系統的設計與仿真實例 243
11.3 PSpice軟體的數字電路仿真 247
11.3.1 PSpice軟體入門 247
11.3.2 PSpice仿真數字電路的主要問題 251
11.3.3 PSpice軟體的數字電路仿真實例 256
11.3.4 Cadence OrCAD版的PSpice簡介 260
本章小結 265
思考題 265
習題11 266
附錄A 數字電路器件的常用參數及說明 267
A.1 數字器件的模型參數 267
A.2 數字器件的名稱、型號和引腳序號 268
部分習題答案 272
參考文獻 280
