所有的量子隧穿都有一個基本原則,那就是隧穿幾率隨著勢壘寬度和勢魚厚度的降低呈指數增長。所有的隧穿電晶體都是利用柵壓控制降低隧穿勢全的寬度或厚度來工作的。隧穿幾率方程中沒有溫度項意味著以隧穿為基礎的器件的亞閾值斜率不受載流子熱分布控制。
基本介紹
- 中文名：隧穿結
- 外文名：tunneljunction
2帶帶隧穿,
1概述
隧穿結
採用先進的微製造技術已能夠製造尺度和電容非常小的隧穿結。外電極-隧穿結-島之間形成一個電容器-隧穿結-電容器。，單電荷現象產生條件是隧穿結電容的充電能應該遠大於熱能. 一般來說，隧穿結的電容應該小於10F，已經製造出的金屬-絕緣體-金屬隧穿結、半導體異質結構中的隧穿結就具有這樣小的電容。由於在金屬和半導體中電荷密度有很大差別，其相應的物理也不同。已經對用納米光刻技術製造的金屬-絕緣體-金屬隧穿結的單電子現象進行了廣泛的研究。其他含有金屬隧穿結的系統包括：粗粒薄膜、嵌埋在氧化層中的金屬顆粒、交叉導線和掃描隧道顯微鏡。普通的隧穿結的結構包括由絕緣層分開的兩片金屬。
按照經典物理理論，電子不可能通過絕緣層構成的勢壘，隧穿結就像一個電 容器。把隧穿結連線到外電路，隧穿結的充電量為 Q=CV，V是所加電壓，Q是在電極中電子相對於背景正電荷移動而感應出的電荷。人們發現這樣小的隧穿結勢壘兩邊電荷分布之間的相互作用仍然能夠使用充電能 Q /2C來表示。
考慮到量子效應，電子有可能隧穿通過勢壘。每一次隧穿，電荷變化量為一個電子的電量。電子隧穿過程中，充電能的變化可以表示為 Ec= e/2C.為了觀察單電子現象，必須將隧穿充電能Ec 與電子熱能 kBT比較。如果，熱漲落不會引起電子隧穿，這一條件要求隧穿結電容非常小。在一個小系統中，勢能的改變可能大於熱能，特別是在低溫下。由於單一電荷的傳輸而引起如此大的靜電能的改變可以在費米能處產生一個能量間隙，在這個能量範圍內產生庫侖阻塞現象。此時電子的隧穿是禁止的，直到通過加偏置電壓使電子能夠克服充電能。 單電子器件是基於庫侖阻塞效應，以單電子電荷的精度控制電荷傳輸進行工作的器件。下面的簡單模型簡要說明了庫侖阻塞效應。
隧穿器件
所有的量子隧穿都有一個基本原則,那就是隧穿幾率隨著勢壘寬度和勢魚厚度的降低呈指數增長。所有的隧穿電晶體都是利用柵壓控制降低隧穿勢全的寬度或厚度來工作的。隧穿幾率方程中沒有溫度項意味著以隧穿為基礎的器件的亞閾值斜率不受載流子熱分布控制。但是不受載流子熱分布控制並不意味著這種器件一定有比60mV/dec更小的亞閾值斜率,在許多器件中,一些二級效應會引入一個溫度項,從而制約著器件的亞閾值特性。在另外一些器件中,材料參數使得器件達到比60mV/dec的斜率更小變的非常困難,儘管理論上並不是不可能。帶帶隧穿與FN隧穿、直接隧穿以及肖特基勢壘隧穿有著本質的不同。FN隧穿、直接隧穿以及肖特基勢魚隧穿都是一個自由電子從一個導帶(或金屬)隧穿到另一個導帶。帶帶隧穿是一個束縛電子從價帶隧穿到導帶,從而產生一個電子空穴對。下面我們簡單介紹一下各種不同的隧穿器件。
肖特基勢壟MOSFET (Schottky Barrier MOSFET, SBFET)為使用傳統摻雜源/漏MOSFET提供了另一個選擇,這種器件能夠降低寄生電容,提高結性能。SBFET使用金屬或金屬桂化物源/漏,利用柵控制源級肖特基勢魚的隧穿寬度,因此從理論上,SBFET有可能有更陡峭的亞閾值特性。但是迄今為止,這種器件表現出了非常差的漏電流特性,這並不能簡單地歸因於沒有找到合適的材料。當然合適的材料也是很重要的原因,SBFET的漏電流由越過源端肖特基勢全的電子熱發射效率決定,這個過程與傳統的MOSFET的漏電流相似。要降低漏電流就要選擇一種肖特基勢壘比較高的材料,因為隧穿幾率指數級依賴肖特基勢壘高度,對驅動電流有相反的作用。同時,即使找到合適的材料,降低了漏電流和提高了驅動電流,下面將會看到亞閾值特性仍然不能突破60mV/dec的限制。
SBFET的一開始啟是由熱發射決定的,受載流子熱分布的限制,在比較高的柵壓下,SBFET的電流開始由隧穿決定,但是仍然達不到比較陸峭的SS。這是因為在金屬一邊的電子仍然服從熱分布。
在FN隧穿中,一個電子或空穴隨穿進入介質,然後漂移到介質的另一邊,FN隨穿大量用於存儲單元。一個FN隧穿電晶體包含兩個被介質層隔離開的的半導體或金屬源漏,就像SBFET—樣,柵電場從上到下縮短源端的隧穿勢魚,然後電子可以從源端隧穿到介質層中然後漂移到漏端。FN隧穿電流和SBFET存在著一樣的問題,就是即使在隊穿電流占主導的區域,漏電流依然受熱發射限制,載流子的熱分布導致很差的亞閾值特性。
FN隧穿電晶體與SBFET有一樣的困擾。截止電流受熱發射限制,亞閾值特性比較糟糕。
直接隧穿電晶體在結構上和FN隧穿電晶體很像——由介質層隔離 的源漏。在直接隨穿情況下,介質層要足夠薄以使源漏之間發生載流子隧穿。截止目前這樣的器件還沒有做出來。帶帶隧穿器件涉及到電子從價帶隧穿到導帶的過程,不像FN,肖特基勢全,以及直接隧穿,帶帶隧穿不受熱分布影響。因此在各種各樣的以隧穿機制為基礎的電晶體中,以帶帶隧穿為基礎的電晶體TFET是唯一有機會提供比60mV/dec更陸哨的亞閾值斜率的器件,另外,帶帶隧穿可以在低電壓下發生,因此可以工作在低的電源電壓下。
2帶帶隧穿
FN隧穿電晶體與SBFET有一樣的困擾。截止電流受熱發射限制,亞閾值特性比較糟糕。
直接隧穿電晶體在結構上和FN隧穿電晶體很像——由介質層隔離的源漏。在直接隨穿情況下,介質層要足夠薄以使源漏之間發生載流子隧穿。截止目前這樣的器件還沒有做出來。
帶帶隧穿器件涉及到電子從價帶隧穿到導帶的過程,不像FN,肖特基勢全,以及直接隧穿,帶帶隧穿不受熱分布影響。因此在各種各樣的以隧穿機制為基礎的電晶體中,以帶帶隧穿為基礎的電晶體TFET是唯一有機會提供比60mV/dec更陸哨的亞閾值斜率的器件,另外,帶帶隧穿可以在低電壓下發生,因此可以工作在低的電源電壓下。
隨著MOSFETs柵介質厚度縮小到lOnm,帶帶隧穿導致的柵致漏電GIDL開始成為MOSFET中一個問題,這個現象最早在1987年提出。儘管柵致漏電是MOSFET中不希望出現的問題,但是柵致漏電的帶帶隧穿機制就是縱向隧穿場效應電晶體的物理基礎。
橫向隊穿場效應電晶體和縱向隧穿場效應電晶體介紹
以帶帶隧穿為工作原理的TFET器件可以分為橫向隧穿場效應電晶體(Lateral Tunneling Field Effect Transistor,簡稱 LTFET)和縱向隧穿場效應電晶體(Vertical Tunneling Field Effect transistor,簡稱 VTFET)。LTFET 在結構上實際就是一個柵控的反偏p-n結。在柵上加柵電壓,通過柵電壓調節電場強度,從而調節能帶彎曲,在溝道中使得價帶到導帶的間距足夠小從而使電子從價帶隨穿到導帶形成隧穿電流。根據隧穿發生時的電場強度方向,隧穿可以在水平方向(平行於柵)發生,也可以在豎直方向(垂直於柵)發生。這就是兩種不同的TFET器件工作模式,這兩種模式有不同的工作特性。在不同的偏壓下,一個器件可以工作在縱向隧穿情況下,可以工作在橫向遂穿情況下,也可以同時既有縱向隧穿也有橫向遂穿。這裡要注意,這裡的縱向隨穿和橫向遂穿是隧穿方向相對於柵-體交界面的的方向而言的,跟器件物理結構無關。
橫向隧穿場效應電晶體即LTFET的基本結構是一個柵控的p-i-n結構。源漏電壓(加上內建電場)提供隧穿需要的電場強度。在截止狀態下,p-i-n結構的溝道區即本徵區i層的電場強度是均勻分布的,這樣的電場強度引起的能帶彎曲不足以使隧穿發生。加上柵電壓以後,源漏電壓到達柵在源端的邊緣,導致源端的橫向電場強度非常高,能帶彎曲足夠使隧穿發生,如圖1.12所示。LTFET器件已經被研究了很長時間,但是早期的實驗研究並沒有注意到TFET可以提供比60mV/ciec更小的亞閾值特性的可能性。直到2004年以碳納米管為基礎的TFET的實驗數據證實亞60inV/dec的亞閾值特性是可以實現的,TFET器件的這一特性才引起了人們的大量關注。隨後,桂基的TFETs器件也被實驗證實可以達到亞60mV/dec的亞閾值特性。但是在碳納米管TFET器件和鞋基TFET器件中的亞60mV/dec特性都是局部特性,只有在低電流情況下才低於60mV/dec,從截止狀態到開啟狀態的平均亞閾值特性還是比60mV/dec表現糟糕。這些器件相對於MOSFET器件來說都表現出了比較小的驅動電流。
在縱向隧穿電晶體VTFET中,柵直接控制能帶彎曲發生帶帶隧穿。VTFET基本結構也是一個柵控的p-i-n結構但是柵與源端的摻雜有一個重合區域。VTFET也可以是一個柵控的p-n結構或者就是一個體接觸的MOSFET,但是必須工作在GIDL模式下。柵電壓引起了足夠的能帶彎曲導致垂直方向的帶帶隧穿發生。水平方向的電場可以掃走帶帶隧穿產生的電子-空穴對,從而形成電流。這是VTFET器件的物理原型,實際的VTFET結構都是在這個基礎上衍生的。最近VTFET吸引了很多人的注意,因為VTFET相對於LTFET來說可以在更低電壓下工作。另外VTFET相對於LTFET來說可以增大隧穿面積,從而增大驅動電流。但是,VTFET的一個弱點是使隧穿發生的高柵電場強度使器件對熱載流子注入柵介質很敏感,從而柵漏電流比較大導致器件性能降低。
橫向隧穿場效應電晶體的研究
LTFET即橫向險穿場效應電晶體,是一類以一個柵控p-i-n結為基礎的,隧穿方向平行於柵-體交界面的險穿場效應電晶體。橫向險穿場效應電晶體從上個世紀90年代開始吸引了人們大量的興趣。在20世紀的第一個10年內大量關於TFET研究開始湧現。為了驗證APSYS中帶帶險穿模型的可靠性,我們先利用APSYS模擬了 LTFET的器件性質,並通過LTFET在APSYS中的仿真結果與已有的仿真結果進行比較,看APSYS中的帶帶險穿模型與已經經過論證的數據是否具有一致性。Simulation,意為仿真/模擬。它具有理論實驗(Theoretical experiments)的含義,以分析、驗證、設計為主要目的。主要是指通過對實際的物理過程或系統建立數學模型,用計算機對數學模型進行數值求解 過程。對於產業而言,模擬的最終目的是從設計到產品的全自動化。相對於傳統的實驗方法,它具有成本低,時耗短,通用性強等優點。具體到積體電路產業,一款產品的設計和生產過程可粗略分為材料、工藝、器件、電路等階段。每一階段均需要對應的物理模型以及數值模擬工具。其中的工藝模擬和器件模擬,被統稱為積體電路技術的計算機輔助設計(IC-TCAD),是少數幾種有能力縮減積體電路 發周期和研製費用的技術之一,還能獲取實驗無法得到的信息以深化積體電路工藝和器件的物理研究。工藝模擬和器件模擬的輸入。如果已知想要使用的材料特性和工藝製作流程,則可通過聯用工藝模擬與器件模擬軟體進行器件的虛擬製造和虛擬測試。這可以部分地代替實驗製造和實驗測試在科學研究中的作用。國際上較早開發、較知名的模擬軟體有SUPREM (工藝模擬),MEDICI (器件模擬)。
