鎖相環與頻率器電路設計是2008年西安電子科技大學出版社出版的圖書,作者是黃智偉
基本介紹
- 中文名:鎖相環與頻率器電路設計
- 作者:黃智偉
- 出版社:西安電子科技大學出版社
- 出版時間:2008年
- ISBN:9787560620374
鎖相環與頻率器電路設計是2008年西安電子科技大學出版社出版的圖書,作者是黃智偉
鎖相環與頻率器電路設計是2008年西安電子科技大學出版社出版的圖書,作者是黃智偉 內容簡介 本書介紹了鎖相環與頻率合成器電路的分析方法、工作原理等相關知識,以及採用鎖相環與頻率合成器積體電路構成的鎖相環(PLL)、直接數字頻率合成器...
鎖相環 (phase locked loop)是一種利用相位同步產生的電壓,去調諧壓控振盪器以產生目標頻率的負反饋控制系統。根據自動控制原理,這是一種典型的反饋控制電路,利用外部輸入的參考信號控制環路內部振盪信號的頻率和相位,實現輸出信號頻率...
《CMOS集成鎖相環電路設計》是2013年清華大學出版社出版的圖書,作者是張剛。圖書簡介 本書以CMOS鎖相環及其在射頻頻率合成器和時鐘恢復中的套用為主題,詳細討論了相關基礎原理、系統考量和電晶體級實用電路設計。全書共14章。第1~4章...
鎖相環頻率合成器廣泛地套用於大規模數字集成電路,如視頻圖像處理系統、通訊系統和微處理器中的各種低抖動的時鐘都是由PLL頻率合成器產生。集成鎖相環頻率合成器的設計採用Top-Down設計方法,具體設計步驟如下:第一步是系統的規格定義,即...
用自動頻率控制電路穩頻有剩餘頻差,而用鎖相環穩頻時,只有剩餘相差而沒有剩餘頻差。鎖相環的穩頻性能優於自動頻率電路的穩頻性能。除此之外,鎖相環電路易於集成,而採用LC振盪迴路的鑒頻電路難於集成。因此,一些早期採用自動頻率...
這種方法優點是由於鎖相環路相當於一個窄帶跟蹤濾波器,因此能很好地選擇所需頻率的信號,抑止雜散分量,避免了大量使用濾波器,有利於集成化和小型化。第三代:直接數字頻率合成技術。20世紀70年代以來,隨著數字集成電路和微電子技術的...
圖2是三環路頻率合成器方框圖。圖中PLL—2為高位環,工作頻率高;PLL—1為低位環,經除M分頻後工作頻率較低;PLL—3為混頻環,經混頻環後輸出頻率,f=(MN2+N1),頻率分辨力為f/M。集成鎖相頻率合成器 有由單片集成鎖相環與...
3.5.1 數學方法求解一階環 79 3.5.2 圖解法分析一階環工作過程 81 3.5.3 工程設計與理論分析的差異 82 3.5.4 遺忘的參數——鑒相濾波器截止頻率 85 3.6 小結——千條路與磨豆腐 87 第4章 一階鎖相環的FPGA實現 89...
參考部分電路設計 在參考輸入級設計時需著重考慮到以下幾點:首先階躍二極體的輸入阻抗非 50Ω,其阻抗值會隨著輸入功率值的變化而變化;其次在階躍二極體上產生取樣脈衝需要較大的輸入功率,若輸入參考信號功率不足會對產生的取樣脈衝幅度...
第8章 鎖相捕獲 第9章 振盪器 第10章 檢相器 第11章 環路濾波器 第12章 電荷泵鎖相環 第13章 數字(採樣)鎖相環 第14章 異常鎖定 第15章 PLL頻率合成器 第16章鎖相調製器與解調器 第17章鎖相環的其他套用 參考...
另一種方法是在環外利用分頻器進行再次分頻來得到所需頻段。而對於頻率範圍比較窄的頻率合成器,則採用普通的電荷泵鎖相環結構即可滿足要求。 所有電路設計工作基於新加坡Global Foundry的Chartered 0.18um CMOS RF工藝進行並完成了部分設計...
它相對於整數頻率合成器有精度高、相位噪聲低、調整時間短、參考信號泄漏小等優點。但在採用小數分頻頻率合成技術中,能否在實際套用中克服由於小數補償而造成的性能惡化問題,也是頻率源設計人員的困惑。高精度 、高解析度 、低相位噪聲的...
單片集成全數字鎖相環 專為高精度數字環套用設計的一種簡單而價格性能比好的集成塊,採用TTL電路工藝集成,如LS297。專用集成鎖相環 主要用於:1)高保真設備:包括調頻立體聲多路解碼器,四聲道解調器,自動頻率調諧器,走帶電機控制和...
2.6 基於採樣-保持的時分API補償設計方案 92 2.6.1 採樣-保持單元與環路線性模型 92 2.6.2 時分API補償模型設計 94 2.6.3 N計數器與定時觸發電路原理 98 2.7 兩點調製與數位化調頻 99 2.7.1 基於相位調製器的兩點調頻 ...
最終,程式顯示綜合的鎖相環波特圖和環路濾波器電路圖,包括元件值。第6章闡述全數字鎖相環ADPLL的理論、設計和套用,這類PLL引入時間比前面介紹的要晚一些。這幾種鎖相環中,LPLL與DPLL是連續時間系統,而ADPLL是離散時間器件,所以,...