《鎖相環》（美）貝斯特著圖書，清華大學出版社2007年04月出版。
基本介紹
- 書名：鎖相環
- ISBN： 9787302128823
- 出版社：清華大學出版社
- 出版時間： 2007年04月
4.1、基本信息,4.2、內容簡介,
4.1、基本信息
作 者：(美)貝斯特
開本： 16開
定價: 39.00 元
4.2、內容簡介
《鎖相環:設計、仿真與套用》(第5版)(翻譯版)第1章是簡短的引言，的介紹鎖相環領域情況。第2章安排涉及混合信號鎖相環的理論，設計和混合信號PLL的套用。討論了不同類型的鑒相器（線性的和數字的），具有電荷泵輸出的鑒頻鑒相器、環路濾波器(無源和有源)以及壓控振盪器。給出了典型混合信號鎖相環的套用，例如重定時和時鐘恢復，控制馬達速度等。
因為頻率綜合器是DPLL數字鎖相環最重要的套用之一，所以單立第3章深入討論數字鎖相環頻率綜合器。因為相位抖動和寄生邊帶是頻率綜合器最煩人的現象，我們給出了不同的解決這些問題的方法，即抗齒隙式電路和高階環路濾波器。此外，還分析了整數N和分數N兩類綜合器並說明後者可以非常快地捕獲鎖定，其特點是在跳頻(擴頻)套用中具有很大的好處；最新一代的行動電話中，擴頻技術將越來越重要。接著說明了簡單的頻率綜合器可以單環實現，而高性能系統中必須使用多環結構。
因為在許多綜合器套用中必須採用高階系統（濾波器），第4章討論了這樣系統的設計，例如高達五階的鎖相環。在高階環路的設計中，安排極點和零點的位置會是一項困難的工作，利用作者開發的新方法，基於波特圖，可以非常容易地進行高階環路設計。同時，利用作者開發的程式（在隨書附有的CD?ROM中）可以輕鬆實現系統。該程式可以自動設計和分析高達五階的鎖相環路。該主題在第5章討論，其中還包括了許多設計例子。在綜合一個鎖相環電路時，這個程式可以用於模擬系統的動態性能，即鎖定和失鎖過程。為了研究鎖相環在噪聲情況下的性能（這在實際中是一般設定情況），用戶可以添加任意水平的窄帶或寬頻噪聲。最終，程式顯示綜合的鎖相環波特圖和環路濾波器電路圖，包括元件值。
第6章闡述全數字鎖相環ADPLL的理論、設計和套用，這類PLL引入時間比前面介紹的要晚一些。這幾種鎖相環中，LPLL與DPLL是連續時間系統，而ADPLL是離散時間器件，所以，會表現出相對較大的波紋（相位抖動）。因此，ADPLL的套用局限在可容忍波紋的情況下，如頻移鍵控（FSK）解碼器和類似設備。第7章描述了ADPLL計算機輔助設計和仿真,使用前面講述過的電腦程式。
