小數分頻頻率合成器

小數分頻鎖相環（Fractional－N Phase Locked Loop）頻率合成作為一種新技術，通過使分頻比變為小數，可獲得任意小的頻率間隔，實現高頻率分辨力的頻率合成。它相對於整數頻率合成器有精度高、相位噪聲低、調整時間短、參考信號泄漏小等優點。但在採用小數分頻頻率合成技術中，能否在實際套用中克服由於小數補償而造成的性能惡化問題，也是頻率源設計人員的困惑。

基本介紹

• 中文名：小數分頻頻率合成器
• 外文名：fractional-Nfrequency synthesizer

高精度 、高解析度 、低相位噪聲的頻率合成器廣泛套用於現代通信 、雷達系統 、電子對抗及智慧型化儀表 。傳統的單鎖相環頻率合成技術由於存在高鑒相頻率與高頻率解析度之間的矛盾 , 其套用受到一定的限制 。如需提高頻率解析度 ,就必須降低鑒相頻率 ,但鑒相頻率的降低帶來了環路頻寬的變窄 , 窄的環路頻寬意味著頻率切換時間變長 ,使環路對電源紋波和噪聲更加敏感 , 影響對 VCO(壓控振盪器 )相位噪聲的抑制 。採用小數分頻鎖相環 , 幾乎可以達到任意小的頻率解析度 。該技術能使 VCO 鎖定到參考頻率的分數諧波上 ,解決了整數鎖相環存在的高鑒相頻率與高頻率解析度之間的矛盾 。小數分頻器採用 ΢ - Δ調製噪聲整形技術 ,對數位訊號的量化誤差進行處理 ,將量化噪聲往頻率高端搬移 ,並通過環路的低通濾波作用加以濾除 ,從而降低了量化噪聲的影響 ,有效地抑制了小數雜散 ,同時又獲得了精細的頻率解析度 。

隨著無線通信技術的發展 ,頻率合成器作為本地振盪器得到越來越廣泛的套用。傳統的整數分頻頻率合成器的主要缺點是頻率解析度等於參考頻率 , 然而在許多套用系統中 ,對頻率合成器的頻率解析度要求較高 ,整數分頻頻率合成器不能滿足這些系統的要求。 小數分頻頻率合成器是在參考頻率不變的情況下 ,實現比任何單環整數分頻頻率合成器更小的步進 ,從而解決了傳統整數分頻頻率合成器解析度低的限制。 然而相位雜散一直是小數分頻頻率合成器的主要問題 , sigma-delta多級噪聲整形技術能夠降低雜散 ,使小頻率合成器在完成高頻率解析度的同時達到較好的相位噪聲性能。

小數分頻頻率合成器的組成

小數分頻頻率合成器主要由小數分頻器 、環路濾波器 、VCO、前置分頻器 、鑒頻 /鑒相器組成 。外部輸入所需的頻率值經 CPU 處理轉化為適合小數分頻器工作的二進制分頻數據指令 , 該數據指令分為整數頻率指令和小數頻率指令兩部分 , 串列送入小數分頻器 。 VCO 的工作頻率範圍為 250 MH z～500MH z,其輸出經前置分頻器 ( ÷16 /17, ÷20 /21, 四模分頻器 )、小數分頻器分頻 , 然後與 2 MH z參考頻率(該頻率由 10 MH z高穩晶體分頻得到 )在雙 D鑒相器中進行比較 。雙 D鑒相器是一個相位和頻率檢波器 ,它生成一個誤差信號電壓 , 此誤差電壓在 ±2π的相位誤差範圍內近似為線性 , 並在誤差大於 2π的情況下基本保持恆定 。鑒相器的輸出經環路濾波器有效濾除鑒相雜散 ,進而調節 VCO 的控制電壓 , 使 VCO 輸出鎖定到期望的頻率點定到期望的頻率點 。

小數分頻器的原理

傳統的小數分頻頻率合成器通過累加器的進位 ,控制前置雙模分頻器在 N 和 N +1兩個分頻數之間轉換 ,通過環路的低通濾波作用 ,使 VCO 鎖定在參考頻率的分數諧波上 。由於鎖相環使 VCO 的頻率在 N fr 和 (N +1)fr 之間跳變 ,這就會引起 VCO 輸出信號的相位調製 。這是一種寄生調製 ,通常採用 API(模擬相位內插 )技術來消除這種寄生的相位調製 ,以提高小數分頻鎖相環輸出信號的頻譜純度 。由於該方法要求使用較多的模擬器件 , 內插電路結構複雜 , 成本高 ,調試困難 ,因而影響了它的廣泛套用 。

第 1個累加器溢出時 ,在一個周期內分頻比從 N變到 N + 1,然後在下一個周期回到 N, 餘數代表了相位誤差 ,如不對其進行修正就會產生相位抖動 。第 2個累加器的溢出可進一步控制分頻比 ,當它溢出時 ,在一個周期內分頻比從 N 變為 N +1,然後在第 2個時鐘周期分頻比變為 N - 1,第 3個時鐘周期再回到 N 。第3個累加器依此將分頻比從 N 變為 N +1、N - 2、N +1, 再回到 N 。以次類推 , 該序列構成一個 Pascal三角形 。除第 1個累加器的輸出外 , 其餘各累加器分頻比變化總和為 0, 表明第 2個和後面的累加器對分頻比只產生瞬間影響 ,從時間平均意義上來講,對分頻比並沒有影響 。然而 ,正是因為累加器的不斷溢出 ,互相疊加 ,相位誤差才得以不斷修正 。

VCO 設計

VCO 是一個電壓 /頻率變換裝置 , 其作用是生成頻率合成器的輸出信號 ,鎖相環的大部分性能都是由它決定的 。其振盪頻率應隨輸入控制電壓 u(t)線性變化 ,即應有關係式 :ω u (t) =ω 0 + KVCO u(t) 式中 : ω u (t)為 VCO 的瞬時角頻率 ; K VCO為 VCO 的控制靈敏度 ,或稱增益係數 , 單位為 rad /(s V)。VCO 套用並聯模式 LC槽路的 C olpitts振盪器 ,頻率調諧範圍為 250 MH z ～ 500 MH z, 電壓控制範圍約為 16 V, 控制靈敏度 KVCO =2π ×15. 625 ×106 rad /(s V)。

環路濾波器設計

環路濾波器的形式和參數的選取是鎖相環路設計與調試的關鍵, 在 VCO 和鑒相器設計確定的情況下,環路濾波器的傳遞函式直接決定了整個環路的傳遞函式 ,從很大程度上決定了環路的噪聲性能 、捕獲和跟蹤性能。

雙 D鑒相器的兩路輸出分別進入由 LC無源低通濾波器 ,然後進入差分放大器, 差分放大器將雙 D 鑒相器輸出的兩路信號求和並轉換成單路輸出, 再經後續的有源低通濾波器完成環路濾波。

LC無源低通濾波器採用的是 5階切比雪夫橢圓低通濾波器 , 3 dB頻寬約 700 kH z,可以對鑒相器的輸出脈衝進行預處理, 有效地濾除高頻成分和噪聲。差分放大器的輸出進入有源低通濾波器 , 該濾波器在鎖定點具有無條件的長期穩定性, 與傳統的有源比例積分器相比,在元器件的選取及調試方面具有明顯的優越性, 環路頻寬及入鎖時間僅由 R、C 兩個元件決定在某個範圍內,選定某一電容值 ,調整電阻值, 即可獲得滿意的環路性能。該低通濾波器對誤差電壓進行完全積分 , 具有較寬的捕捉範圍 。為了滿足整個頻帶(250 MH z ～ 500 MH z)的快速鎖定及性能指標 ,在環路濾波的後續電路中加入了增益補償電路 ,分段補償由於 VCO 的線性偏移及分頻比差異帶來的環路增益變化 ,以保證在整個頻帶內環路增益在一個相對穩定的範圍內 ,最終實現輸出頻率的最佳相噪曲線。

鎖相環路穩定性分析

在鑒相器輸出端加入 5階切比雪夫橢圓低通濾波器 ,使鑒相器產生的高頻分量及噪聲得到有效抑制 ,同時也產生了額外的相移,對環路的穩定性產生了影響, 因此必須對環路的穩定性進行分析 , 以便消除環路的不穩定因素 。對環路開環傳遞函式幅頻特性和相頻特性在 ADS 中用波特圖法進行仿真分析 ,其幅頻特性和相頻特性曲線滿足環路無條件穩定條件。

小數分頻頻率合成器結構

傳統的鎖相環頻率合成器由壓控振盪器、鑒頻鑒相器、環路濾波器、分頻器和參考頻率源組成。 頻率合成器的輸出為 f V CO= N× f ref ,其中 N 是整數 ,用於改變鎖相環的輸出頻率。 而傳統的小數分頻頻率合成器只有 N 和 N+ 1兩種模式 ,存在相差的連續累加 ,相位雜散較嚴重。為了消除雜散用 sig ma-delta調製器來控制多模分頻器的方案被提出 ,這種方案在 N 不變的情況下 ,實現 N . F時 ( N 為自然數 ,. F為小數 ) ,可直接利用多模分頻器多個周期內平均得到 ,但如果 N 和 F都需要大範圍內變化 ,控制比較複雜 ,對於硬體要求也比較高。 有些方案晶片中集成了 RAM ,浪費了大量的面積;而採用 DAC /PFD的方法 ,更是增加了設計的難度和複雜度;還有採用複雜的控制邏輯方案 ,也增加了電路的開銷和設計複雜度。 基於此 ,提出了一種通過簡單控制即可在大範圍內實現 N 和 F的變化的小數/整數分頻器。實現整數變化時 ,不同於傳統小數分頻器通過複雜的編程和控制實現 ,通過先設計一個 [- 3, 4 ]寬度為 8的不變視窗 ,變化整數時 ,只需將視窗的中心位置進行移動 ,視窗中心位置即為分頻的整數部分。 小範圍內視窗中心位置的移動通過 c2、 c1、 c0來實現 ,大範圍移動則還需要改變計數器B計數值。 控制簡單 ,電路複雜度低。

新型多模分頻器及M ASH1-1-1結構

頻率合成器中多模分頻器的結構 ,與傳統的一個可程式計數器和一個吞脈衝計數器的結構不同 ,設計提出了一種新型計數器結構 ,其中 2分頻採用傳統的 SCL結構 ,使分頻器可以工作到更高的頻率上。 可程式計數器 B是由 5個 D觸發器組成 ,最大可計數到 32,用於大範圍的變化 N 值。計數器 A有兩組 3位控制信號 b (t)和 c(t) ,用於確定當前周期的分頻比和小範圍內改變分頻比 N。新型計數器 A的結構的主體是由四個 T觸發器組成的遞減計數器。 計數器的時鐘由 M /M+ 1雙模分頻器的輸出提供。計數器的輸出送入檢測器 ,檢測器檢測到由 c2、 c1、 c0確定的要檢測的值後改變輸出電平並送入 M UX的輸入端 B。當 MC= 1時 , M UX選擇 B路信號 ;當 MC= 0時 , M UX選擇 A路信號。 該計數器通過 3個控制位 ( b2、 b1、 b0)的邏輯組合來巧妙的控制由四個 T觸發器組成的計數器 ,確定當前計數值。 LD是計數器 B計數結束後輸出給計數器 A的重新計數信號 ,高電平有效 ; b2、 b1、 b0為 3 bits邏輯信號決定著當前周期計數的值 ,其範圍是 [- 4, 3 ],但由於 M AS H的控制範圍為 [- 3, 4 ],解碼時要把 - 4譯成 + 4。小數分頻就是通過 [- 3, 4 ]這 8個整數平均得到。通過 M ASH1-1-1和多模分頻器確定了一個寬度為 8的視窗 ,而視窗的中心位置即為分頻比的整數部分。 通過 c2、 c1、c0控制檢測器來檢測視窗的中心位置 ,從而實現分頻器小範圍內整數的變化。這樣就通過比較簡單的控制電路來實現大範圍的整數 /小數分頻的變化。經流片驗證這種方法分頻準確有效。

為了抑制相位雜散和量化噪聲 ,另外從穩定性 ,實現複雜度和功耗多方面考慮 ,設計採用多級噪聲整形單元 M AS H1-1-1控制新型分頻器 ,把低頻噪聲推向高頻方向使噪聲落入帶外 ,從而提高相位噪聲性能。 下面證明 M ASH1-1-1可以把噪聲搬移到高頻處 ,滿足大多數系統要求。 由於 M AS H結構相對比較成熟 ,所以這裡只做簡單推導 ,來證明其與新型分頻器可以很好地配合。

頻率合成器中其它模組的設計

全差分VCO的設計：

全差分 LC-V CO可以擴展 V CO的調諧範圍 ,並且減小輸入控制信號的共模噪聲。 為了進一步擴展調諧範圍 ,設計採用開關電容陣列的設計方法。兼顧相位噪聲和調諧範圍 ,設計的 Kvco約為 70 M Hz /V。

VCO的結構,為了降低 1 /f 噪聲 ,偏置電流由 PM OS管來提供。 PMOS 管 M 1、 M 2和N MO S管 M 3、 M4組成交叉耦合對 ,在較小工作電流的情況下 ,產生較大的負阻來抵消 LC迴路的消耗。變容二極體 D1、 D2為 M OS型變容管 ,開關電容陣列採用對稱結構。

自校準電荷泵的設計：

自校準電荷泵的思想是對輸出電流的差取樣 ,利用反饋迴路對差值進行調節 ,最終達到電流差值為 0。在電荷泵中引入了完全複製電荷泵電流支路的參考支路 ,把參考支路節點電壓VM 和電荷泵電流支路的輸出節點電壓 VC 作為放大器的輸入 ,放大器的輸出控制偏置電路提供偏置電流 ,偏置電流的變化會影響上述兩個支路的節點電壓 ,形成自校準反饋迴路。 反饋迴路使參考支路和電荷泵電流支路在電特性上保持一致 ,保證電荷泵的泵出和泵入電流達到較好的匹配。

電荷泵的輸出連線 PLL的環路濾波器 ,在瞬態特性上 VC的電壓不會突變。 當 U P和 DN 開關分別閉合時 ,泵入和泵出電流分別為 IU P和 IDN。當VM> VC時 ,跨導器Gm輸出電流 ,導致偏壓VB 上升 ,使 IDS, MN 2增大 ,使 VM 下降 ,最後結果使 VM= VC;反之 , VM <V時也得到同樣的結果。