邏輯與計算機設計導論

《邏輯與計算機設計導論》是以作者之前所寫的已成為全美數字邏輯教材第一選擇的課本的寫作風格為藍本完成的。

基本介紹

• 書名：邏輯與計算機設計導論
• 作者：(美國)(AlanB.Marcovitz)瑪考威
• ISBN：9787302189251
• 出版社： 清華大學出版社

內容簡介

書中包括了幾章關於計算機設計的內容，其餘內容全部是關於邏輯設計課程的基礎知識；豐富的例題是《邏輯與計算機設計導論》的一大特色，關鍵的知識點都提供了相應的設計示例，使讀者入門輕鬆、自然；與作者之前所寫的書一樣，《邏輯與計算機設計導論》對概念的講述非常清晰，內容結構層次分明，因此非常適合作為數字邏輯課程韻教材使用。

作者簡介

AlanB.Marcovitz是佛羅里達大西洋大學計算機科學與工程系的教授，他在麻省理工學院獲得了電子工程專業的學士和碩士學位,在哥倫比亞大學獲得了哲學博士學位，他曾在馬里蘭大學任教,而後在1970年創辦了佛羅里達大西洋大學電子工程系，撰寫過多本關於邏輯設計與計算機編程的書籍。

編輯推薦

從基礎知識入手，學生入門輕鬆

注重基本原理介紹，幫助讀者理解設計過程

引入大量設計示例，引導讀者設計

《邏輯與計算機設計導論》作為計算機科學、計算機工程及電子工程專業學生的入門書籍，針對初學者的特點，精心策劃，準確定位；內容講解深入淺出，既注重於數字邏輯設計中基本原理的介紹，又與計算機設計相結合，強調其在實際設計中的套用。可以說，《邏輯與計算機設計導論》是數字邏輯課程的理想教材。

目錄

第1章緒論

1．1邏輯設計

1．2數制概述

1．2．1十六進制數

1．2．2二進制加法

1．2．3帶符號數

1．2．4二進制減法

1．2．5小數，帶分數及浮點表示法

1．2．6二進制編碼十進制數(BCD)

1．2．7其他碼

1．3例題

1．4習題

1．5第1章測試(50分鐘)

第Ⅰ部分邏輯設計

第2章組合系統

2．1組合系統的設計步驟

2．1．1無關狀態

2．1．2真值表的形成

2．2開關代數

2．2．1開關代數的定義

2．2．2開關代數的基本性質

2．2．3代數式的處理

2．3用與、或、非門實現的邏輯電路

2．4反變數

2．5根據真值表得到代數表達式

2．6與非、或非及異或門

2．7代數表達式的化簡

2．8代數式的處理及用與非門的實現

2．9例題

2．10習題

2．11第2章測試(100分鐘,或分為兩次,每次50分鐘)

第3章卡諾圖

3．1卡諾圖簡介

3．2使用卡諾圖得到最簡乘積項表達式

3．3無關項

3．4和的積(POS)

3．5五變數卡諾圖

3．6多輸出問題

3．7例題

3．8習題

3．9第3章測試(100分鐘,或分為兩次,每次50分鐘)

第4章組合系統設計

4．1疊代系統

4．1．1組合邏輯電路中的延時

4．1．2加法器

4．1．3減法器及加/減法器

4．1．4比較器

4．2二進制解碼器

4．3編碼器及優先編碼器

4．4數據選擇器和數據分配器

4．5三態門

4．6門陣列——ROM、PLA及PAL

4．6．1隻讀存儲器的套用

4．6．2可程式邏輯陣列的套用

4．6．3可程式陣列邏輯的套用

4．7組合系統的測試與仿真

4．8大系統設計示例

4．8．1一位十進制加法器

4．8．2七段數碼顯示驅動器

4．9例題

4．10習題

4．11第4章測試(100分鐘)

第5章時序系統分析

5．1特性表及特性圖

5．2鎖存器

5．3觸發器

5．4時序系統分析

5．5例題

5．6習題

5．7第5章測試(50分鐘)

第6章時序系統設計

6．1觸發器設計技巧

6．2同步計數器的設計

6．3異步計數器的設計

6．4特性表及狀態圖的推導

6．5例題

6．6習題

6．7第6章測試(75分鐘)

第7章大型時序問題的解決

7．1移位暫存器

7．2計數器

7．3可程式邏輯器件(PLD)

7．4用ASM圖進行設計

7．5一位熱碼編碼

7．6時序系統的VERILOG語言描述

7．7更複雜的示例

7．8例題

7．9習題

7．10第7章測試(25分鐘)

第Ⅱ部分計算機設計

第8章計算機結構

8．1字結構

8．1．1指令格式及字長

8．1．2數據及字長

8．2暫存器集

8．3定址模式

8．4指令集

8．4．1數據傳送指令

8．4．2算術指令

8．4．3邏輯、移位及循環指令

8．4．4分支

8．4．5輸入/輸出及中斷

8．4．6指令執行時間

8．5例題

8．6習題

8．7第8章測試(50分鐘)

第9章計算機設計基礎

9．1數據傳送

9．2控制順序

9．3設計說明語言(DDL)

9．3．1DDL說明

9．3．2時序改進

9．4控制器設計

9．5例題

9．6習題

9．7第9章測試(90分鐘)

第10章中央處理器的設計

10．1MODEL描述

10．1．1存儲器及暫存器集

10．1．2定址模式

10．1．3MODEL的指令集

10．2MODEL的控制順序

10．3用一個硬線控制器實現的MODEL的控制順序

10．4使用低速存儲器的MODEL

10．5微編程控制器

10．6例題

10．7習題

10．8第10章測試(75分鐘)

第11章除中央處理器外其他部分的設計

11．1隨機訪問存儲器

11．2高速快取

11．3二級存儲器

11．4虛擬存儲器

11．5中斷

11．6直接存儲器訪問

附錄AMODEL控制器設計概要

附錄B部分習題答案

附錄C章節測試答案

……