計算機組成原理（第六版·立體化教材）

成書過程

修訂情況

《計算機組成原理（第六版·立體化教材）》由北京郵電大學、清華大學等學校的教師合作編寫。覃健成、張天樂、張傑、靳秀國、楊秦、邵英超、宋梓恆、祁之力、李貞、王坤山、肖煒、崔洪浚等參與了文字教材、CAI動畫視頻、習題庫、試題庫、教學儀器、實驗設計、課程設計等的編寫和研製工作。該版教材由清華大學計算機系楊士強教授主審；中國科學院計算技術研究所李國傑院士提出了指導意見；清華大學科教儀器廠李鴻儒教授、陳玉春工程師給予了支持；科學出版社餘江編輯提出了建議。

出版工作

2019年8月，《計算機組成原理（第六版·立體化教材）》由科學出版社出版。

出版工作人員

責任編輯	責任校對	責任印製	封面設計
餘江、張麗花、陸新民	王瑞	霍兵	迷底書裝

內容簡介

該教材講授計算機單處理器系統的組成和工作原理，在該基礎上擴展講授並行體系結構。該教材共11章，主要內容包括計算機系統概論、運算方法和運算器、存儲系統、指令系統、中央處理器、匯流排系統、外圍設備、輸入/輸出系統、並行組織與結構、課程教學實驗設計和課程綜合設計。

教材目錄

第1章計算機系統概論 1

1.1 計算機的分類 1

1.2 計算機的發展簡史 2

1.2.1 計算機的五代變化 2

1.2.2 半導體存儲器的發展 3

1.2.3 微處理器的發展 3

1.2.4 計算機的性能指標 5

1.3 計算機的硬體 6

1.3.1 硬體組成要素 6

1.3.2 運算器 8

1.3.3 存儲器 8

1.3.4 控制器 9

1.3.5 適配器與輸入/輸出設備 11

1.4 計算機的軟體 12

1.4.1 軟體的組成與分類 12

1.4.2 軟體的發展演變 12

1.5 計算機系統的層次結構 14

1.5.1 多級組成的計算機系統 14

1.5.2 軟體與硬體的邏輯等價性 15

本章小結 15

習題 16

第2章運算方法和運算器 17

2.1 數據與文字的表示方法 17

2.1.1 數據格式 17

2.1.2 數的機器碼錶示 19

2.1.3 字元與字元串的表示方法 24

2.1.4 漢字的表示方法 26

2.1.5 校驗碼 27

2.2 定點加法、減法運算 27

2.2.1 補碼加法 27

2.2.2 補碼減法 29

2.2.3 溢出概念與檢測方法 30

2.2.4 基本的二進制加法/減法器 31

2.3 定點乘法運算 33

2.4 定點除法運算 38

2.4.1 原碼除法算法原理 38

2.4.2 並行除法器 39

2.5 定點運算器的組成 43

2.5.1 邏輯運算 43

2.5.2 多功能算術/邏輯運算單元 45

2.5.3 內部匯流排 49

2.5.4 定點運算器的基本結構 49

2.6 浮點運算方法和浮點運算器 51

2.6.1 浮點加法、減法運算 51

2.6.2 浮點乘法、除法運算 55

2.6.3 浮點運算流水線 57

本章小結 60

習題 60

第3章存儲系統 62

3.1 存儲系統概述 62

3.1.1 存儲系統的層次結構 62

3.1.2 存儲器的分類 63

3.1.3 存儲器的編址和端模式 64

3.1.4 存儲器的技術指標 65

3.2 靜態隨機存取存儲器 65

3.2.1 基本的靜態存儲元陣列 66

3.2.2 基本的SRAM邏輯結構 66

3.2.3 SRAM讀/寫時序 67

3.2.4 存儲器容量的擴充 68

3.3 動態隨機存取存儲器 69

3.3.1 DRAM存儲元的工作原理 69

3.3.2 DRAM晶片的邏輯結構 70

3.3.3 DRAM讀/寫時序 71

3.3.4 DRAM的刷新操作 71

3.3.5 突發傳輸模式 72

3.3.6 同步DRAM(SDRAM) 72

3.3.7 雙倍數據率SDRAM(DDR SDRAM) 76

3.3.8 DRAM讀/寫校驗 76

3.3.9 CDRAM 77

3.4 唯讀存儲器 79

3.4.1 唯讀存儲器概述 79

3.4.2 NOR快閃記憶體 81

3.5 並行存儲器 86

3.5.1 雙連線埠存儲器 86

3.5.2 多模組交叉存儲器 88

3.6 cache存儲器 92

3.6.1 cache基本原理 92

3.6.2 主存與cache的地址映射 94

3.6.3 cache的替換策略 100

3.6.4 cache的寫操作策略 101

3.6.5 Pentium 4的cache組織 102

3.6.6 使用多級cache減少缺失損失 103

3.7 虛擬存儲器 103

3.7.1 虛擬存儲器的基本概念 103

3.7.2 頁式虛擬存儲器 105

3.7.3 段式虛擬存儲器和段頁式虛擬存儲器 108

3.7.4 虛存的替換算法 110

3.7.5 存儲管理部件 111

3.8 奔騰系列機的虛存組織 111

3.8.1 存儲器模型 112

3.8.2 虛地址模式 112

3.8.3 分頁模式下的地址轉換 113

本章小結 114

習題 115

第4章指令系統 118

4.1 指令系統的發展與性能要求 118

4.1.1 指令系統的發展 118

4.1.2 指令系統的性能要求 119

4.1.3 低級語言與硬體結構的關係 119

4.2 指令格式 120

4.2.1 操作碼 120

4.2.2 地址碼 121

4.2.3 指令字長度 122

4.2.4 指令助記符 123

4.2.5 指令格式舉例 124

4.3 運算元類型 127

4.3.1 一般的數據類型 127

4.3.2 Pentium數據類型 127

4.3.3 Power PC數據類型 128

4.4 指令和數據的定址方式 128

4.4.1 指令的定址方式 128

4.4.2 運算元基本定址方式 129

4.4.3 定址方式舉例 133

4.5 典型指令 135

4.5.1 指令的分類 135

4.5.2 基本指令系統的操作 137

4.5.3 RISC指令系統 138

4.6 ARM彙編語言 140

本章小結 142

習題 143

第5章中央處理器 145

5.1 CPU的功能和組成 145

5.1.1 CPU的功能 145

5.1.2 CPU的基本組成 145

5.1.3 CPU中的主要暫存器 146

5.1.4 操作控制器與時序產生器 148

5.2 指令周期 148

5.2.1 指令周期的基本概念 148

5.2.2 MOV指令的指令周期 150

5.2.3 LAD指令的指令周期 152

5.2.4 ADD指令的指令周期 153

5.2.5 STO指令的指令周期 154

5.2.6 JMP指令的指令周期 155

5.2.7 用方框圖語言表示指令周期 157

5.3 時序產生器和控制方式 159

5.3.1 時序信號的作用和體制 159

5.3.2 時序信號產生器 160

5.3.3 控制方式 162

5.4 微程式控制器 163

5.4.1 微程式控制原理 163

5.4.2 微程式設計技術 169

5.5 硬布線控制器 173

5.6 流水CPU 175

5.6.1 並行處理技術 175

5.6.2 流水CPU的結構 176

5.6.3 流水線中的主要問題 178

5.7 RISC CPU 180

5.7.1 RISC機器的特點 180

5.7.2 RISC CPU實例 181

5.7.3 動態流水線調度 185

本章小結 185

習題 186

第6章匯流排系統 189

6.1 匯流排的概念和結構形態 189

6.1.1 匯流排的基本概念 189

6.1.2 匯流排的連線方式 190

6.1.3 匯流排的內部結構 192

6.1.4 匯流排結構實例 194

6.2 匯流排接口 195

6.2.1 信息傳送方式 195

6.2.2 匯流排接口的基本概念 196

6.3 匯流排仲裁 198

6.3.1 集中式仲裁 198

6.3.2 分散式仲裁 200

6.4 匯流排的定時和數據傳送模式 201

6.4.1 匯流排的定時 201

6.4.2 匯流排數據傳送模式 204

6.5 PCI匯流排和PCIe匯流排 205

6.5.1 多匯流排結構 205

6.5.2 PCI匯流排信號 206

6.5.3 PCI匯流排周期類型 207

6.5.4 PCI匯流排周期操作 208

6.5.5 PCI匯流排仲裁 209

6.5.6 PCIe匯流排 210

本章小結 212

習題 213

第7章外圍設備 215

7.1 外圍設備概述 215

7.1.1 外圍設備的一般功能 215

7.1.2 外圍設備的分類 216

7.2 磁碟存儲設備 217

7.2.1 磁記錄原理 217

7.2.2 磁碟的組成和分類 219

7.2.3 磁碟驅動器和控制器 220

7.2.4 磁碟上信息的分布 222

7.2.5 磁碟存儲器的技術指標 223

7.2.6 磁碟cache 224

7.2.7 磁碟陣列RAID 225

7.3 磁帶存儲設備 226

7.4 光碟和磁光碟存儲設備 227

7.4.1 光碟存儲設備 227

7.4.2 磁光碟存儲設備 229

7.5 顯示設備 230

7.5.1 顯示設備的分類與有關概念 230

7.5.2 字元/圖形顯示器 231

7.5.3 圖像顯示設備 233

7.5.4 VESA顯示標準 234

7.6 輸入設備和列印設備 236

7.6.1 輸入設備 236

7.6.2 列印設備 237

本章小結 238

習題 239

第8章輸入/輸出系統 241

8.1 CPU與外設之間的信息交換方式 241

8.1.1 輸入/輸出接口與連線埠 241

8.1.2 輸入/輸出操作的一般過程 242

8.1.3 I/O接口與外設間的數據傳送方式 243

8.1.4 CPU與I/O接口之間的數據傳送 243

8.2 程式查詢方式 246

8.3 程式中斷方式 248

8.3.1 中斷的基本概念 248

8.3.2 中斷服務程式入口地址的獲取 251

8.3.3 程式中斷方式的基本I/O接口 252

8.3.4 單級中斷 253

8.3.5 多級中斷 255

8.3.6 Pentium中斷機制 258

8.4 DMA方式 260

8.4.1 DMA的基本概念 260

8.4.2 DMA傳送方式 261

8.4.3 基本的DMA控制器 262

8.4.4 選擇型和多路型DMA控制器 265

8.5 通道方式 267

8.5.1 通道的功能 268

8.5.2 通道的類型 269

8.5.3 通道結構的發展 270

8.6 通用I/O標準接口 270

8.6.1 並行I/O標準接口SCSI 270

8.6.2 串列I/O標準接口IEEE 1394 272

8.6.3 I/O系統設計 274

本章小結 275

習題 276

第9章並行組織與結構 279

9.1 體系結構中的並行性 279
9.1.1 並行性的概念 279

9.1.2 提高並行性的技術途徑 280

9.1.3 單處理機系統中的並行性 280

9.1.4 多處理機系統中的並行性 281

9.1.5 並行處理機的體系結構類型 282

9.1.6 並行處理機的組織和結構 283

9.2 多執行緒與超執行緒處理機 286

9.2.1 從指令級並行到執行緒級並行 286

9.2.2 同時多執行緒結構 287

9.2.3 超執行緒處理機結構 288

9.3 多處理機 290

9.3.1 多處理機系統的分類 290

9.3.2 SMP的基本概念 291

9.3.3 SMP的結構 291

9.4 多核處理機 292

9.4.1 多核處理機的優勢 292

9.4.2 多核處理機的組織結構 294

9.4.3 多核處理機的關鍵技術 296

9.5 多核處理機實例 303

9.5.1 ARM多核處理機 303

9.5.2 英特爾酷睿多核處理機 305

9.5.3 英特爾至強融核眾核處理機 307

9.5.4 龍芯多核處理機 308

本章小結 311

習題 311

第10章課程教學實驗設計 313

10.1 TEC-8實驗系統平台 313

10.2 TEC-8實驗系統結構和操作 314

10.2.1 模型計算機時序信號 314

10.2.2 模型計算機組成 314

10.2.3 模型計算機指令系統 317

10.2.4 開關、按鈕、指示燈 318

10.2.5 E2PROM中微代碼的修改 320

10.3 運算器組成實驗 324

10.4 雙連線埠存儲器實驗 329

10.5 數據通路實驗 333

10.6 微程式控制器實驗339

10.7 CPU組成與機器指令的執行實驗 344

10.8 中斷原理實驗347

第11章課程綜合設計 351

11.1 硬布線控制器的常規CPU設計 351

11.2 含有陣列乘法器的ALU設計 356

附錄《計算機組成原理》（第六版立體化教材）配套教學資源 359

參考文獻 360

鄭重聲明 361

（註：目錄排版從左到右列）

教學資源

配套教材

《計算機組成原理（第六版·立體化教材）》的配套教材是《計算機組成原理試題解析（第六版）》。

書名	主編	ISBN	出版時間	出版社
《計算機組成原理試題解析（第六版）》	白中英、戴志濤	9787030640017	2019年12月	科學出版社

其他資源

《計算機組成原理（第六版·立體化教材）》配有動畫演示、教學課件、習題答案、自測試題、課程設計等資源。

教材特色

1、該教材配套開發了較多的線上動畫演示視頻。

2、該教材安排了線上延伸閱讀材料。

3、該教材可掃描書中的二維碼查閱相關內容。

4、該教材形成“理論、實驗、設計”三個過程相統一的體系。

作者簡介

白中英，男，北京郵電大學計算機學院二級教授，博士生、碩士生導師。

戴志濤，男，北京郵電大學計算機學院教授。