基本介紹
成書過程,修訂情況,出版工作,內容簡介,教材目錄,教學資源,教材特色,作者簡介,圖書目錄,
成書過程
修訂情況
《計算機組成原理（第五版·立體化教材）》的編寫者有馮一兵、張傑、靳秀國、楊秦、陳楠、於艷麗、劉敬晗、祁之力、王軍德、張振華、劉俊榮、李嬌嬌、李貞、王坤山、肖煒、崔洪浚、白媛、吳琨。其中，該教材由白中英、戴志濤主編，賴曉錚、覃健誠、楊春武編著，楊士強主審。
出版工作
2013年3月，《計算機組成原理（第五版·立體化教材）》由科學出版社出版。
內容簡介
該教材共分為11章，主要內容包括：計算機系統概論、運算方法和運算器、多層次的存儲器、指令系統、中央處理器、匯流排系統、外存與I/O設備、輸入輸出系統、並行組織與結構、課程教學實驗設計、課程綜合設計。此外，教材最後還附錄有《計算機組成原理》配套教材與實驗設備、2013年計算機組成原理研究生入學統考大綱。
教材目錄
第五版前言 | 5.6 流水CPU |
第1章 計算機系統概論 | 5.6.1 並行處理技術 |
1.1 計算機的分類 | 5.6.2 流水CPU的結構 |
1.2 計算機的發展簡史 | 5.6.3 流水線中的主要問題 |
1.2.1 計算機的五代變化 | 5.6.4 奔騰CPU |
1.2.2 半導體存儲器的發展 | 5.7 RISC CPU |
1.2.3 微處理器的發展 | 5.7.1 RISC機器的特點 |
1.2.4 計算機的性能指標 | 5.7.2 RISCCPU實例 |
1.3 計算機的硬體 | 5.7.3 動態流水線調度 |
1.3.1 硬體組成要素 | 本章小結 |
1.3.2 運算器 | 習題 |
1.3.3 存儲器 | 第6章 匯流排系統 |
1.3.4 控制器 | 6.1 匯流排的概念和結構形態 |
1.3.5 適配器與輸入輸出設備 | 6.1.1 匯流排的基本概念 |
1.4 計算機的軟體 | 6.1.2 匯流排的連線方式 |
1.4.1 軟體的組成與分類 | 6.1.3 匯流排的內部結構 |
1.4.2 軟體的發展演變 | 6.1.4 匯流排結構實例 |
1.5 計算機系統的層次結構 | 6.2 匯流排接口 |
1.5.1 多級組成的計算機系統 | 6.2.1 信息傳送方式 |
1.5.2 軟體與硬體的邏輯等價性 | 6.2.2 匯流排接口的基本概念 |
本章小結 | 6.3 匯流排的仲裁 |
習題 | 6.3.1 集中式仲裁 |
第2章 運算方法和運算器 | 6.3.2 分散式仲裁 |
2.1 數據與文字的表示方法 | 6.4 匯流排的定時和數據傳送模式 |
2.1.1 數據格式 | 6.4.1 匯流排的定時 |
2.1.2 數的機器碼錶示 | 6.4.2 匯流排數據傳送模式 |
2.1.3 字元與字元串的表示方法 | 6.5 HOST匯流排和PCI匯流排 |
2.1.4 漢字的表示方法 | 6.5.1 多匯流排結構 |
2.1.5 校驗碼 | 6.5.2 PCI匯流排信號 |
2.2 定點加法、減法運算 | 6.5.3 匯流排周期類型 |
2.2.1 補碼加法 | 6.5.4 匯流排周期操作 |
2.2.2 補碼減法 | 6.5.5 匯流排仲裁 |
2.2.3 溢出概念與檢測方法 | 6.6 InfiniBand標準 |
2.2.4 基本的二進制加法/減法器 | 6.6.1 InfiniBand的體系結構 |
2.3 定點乘法運算 | 6.6.2 InfiniBand的通信協定 |
2.3.1 原碼並行乘法 | 本章小結 |
2.3.2 直接補碼並行乘法 | 習題 |
2.4 定點除法運算 | 第7章 外存與I/O設備 |
2.4.1 原碼除法算法原理 | 7.1 外圍設備概述 |
2.4.2 並行除法器 | 7.1.1 外圍設備的一般功能 |
2.5 定點運算器的組成 | 7.1.2 外圍設備的分類 |
2.5.1 邏輯運算 | 7.2 磁碟存儲設備 |
2.5.2 多功能算術/邏輯運算單元(ALU) | 7.2.1 磁記錄原理 |
2.5.3 內部匯流排 | 7.2.2 磁碟的組成和分類 |
2.5.4 定點運算器的基本結構 | 7.2.3 磁碟驅動器和控制器 |
2.6 浮點運算方法和浮點運算器 | 7.2.4 磁碟上信息的分布 |
2.6.1 浮點加法、減法運算 | 7.2.5 磁碟存儲器的技術指標 |
2.6.2 浮點乘法、除法運算 | 7.3 磁碟存儲設備的技術發展 |
2.6.3 浮點運算流水線 | 7.3.1 磁碟cache |
2.6.4 浮點運算器實例 | 7.3.2 磁碟陣列RAID |
本章小結 | 7.3.3 可移動存儲設備 |
習題 | 7.4 磁帶存儲設備 |
第3章 多層次的存儲器 | 7.5 光碟和磁光碟存儲設備 |
3.1 存儲器概述 | 7.5.1 光碟存儲設備 |
3.1.1 存儲器的分類 | 7.5.2 磁光碟存儲設備 |
3.1.2 存儲器的分級 | 7.6 顯示設備 |
3.1.3 主存儲器的技術指標 | 7.6.1 顯示設備的分類與有關概念 |
3.2 SRAM存儲器 | 7.6.2 字元/圖形顯示器 |
3.2.1 基本的靜態存儲元陣列 | 7.6.3 圖像顯示設備 |
3.2.2 基本的SRAM邏輯結構 | 7.6.4 VESA顯示標準 |
3.2.3 讀/寫周期波形圖 | 7.7 輸入設備和列印設備 |
3.3 DRAM存儲器 | 7.7.1 輸入設備 |
3.3.1 DRAM存儲元的記憶原理 | 7.7.2 列印設備 |
3.3.2 DRAM晶片的邏輯結構 | 本章小結 |
3.3.3 讀/寫周期、刷新周期 | 習題 |
3.3.4 存儲器容量的擴充 | 第8章 輸入輸出系統 |
3.3.5 高級的DRAM結構 | 8.1 外圍設備的速度分級與信息交換方式 |
3.3.6 DRAM讀/寫的正確性校驗 | 8.1.1 外圍設備的速度分級 |
3.4 唯讀存儲器和閃速存儲器 | 8.1.2 信息交換方式 |
3.4.1 唯讀存儲器ROM | 8.2 程式查詢方式 |
3.4.2 FLASH存儲器 | 8.3 程式中斷方式 |
3.5 並行存儲器 | 8.3.1 中斷的基本概念 |
3.5.1 雙連線埠存儲器 | 8.3.2 程式中斷方式的基本I/O接口 |
3.5.2 多模組交叉存儲器 | 8.3.3 單級中斷 |
3.6 cache存儲器 | 8.3.4 多級中斷 |
3.6.1 cache基本原理 | 8.3.5 中斷控制器 |
3.6.2 主存與cache的地址映射 | 8.3.6 Pentium中斷機制 |
3.6.3 替換策略 | 8.4 DMA方式 |
3.6.4 cache的寫操作策略 | 8.4.1 DMA的基本概念 |
3.6.5 Pentium 4的cache組織 | 8.4.2 DMA傳送方式 |
3.6.6 使用多級cache減少缺失損失 | 8.4.3 基本的DMA控制器 |
3.7 虛擬存儲器 | 8.4.4 選擇型和多路型DMA控制器 |
3.7.1 虛擬存儲器的基本概念 | 8.5 通道方式 |
3.7.2 頁式虛擬存儲器 | 8.5.1 通道的功能 |
3.7.3 段式虛擬存儲器和段頁式虛擬存儲器 | 8.5.2 通道的類型 |
3.7.4 虛存的替換算法 | 8.5.3 通道結構的發展 |
3.8 奔騰系列機的虛存組織 | 8.6 通用I/O標準接口 |
3.8.1 存儲器模型 | 8.6.1 並行I/O標準接口SCSI |
3.8.2 虛地址模式 | 8.6.2 串列I/O標準接口IEEE1394 |
3.8.3 分頁模式下的地址轉換 | 8.6.3 I/O系統設計 |
本章小結 | 本章小結 |
習題 | 習題 |
第4章 指令系統 | 第9章 並行組織與結構 |
4.1 指令系統的發展與性能要求 | 9.1 體系結構中的並行性 |
4.1.1 指令系統的發展 | 9.1.1 並行性的概念 |
4.1.2 指令系統的性能要求 | 9.1.2 提高並行性的技術途徑 |
4.1.3 低級語言與硬體結構的關係 | 9.1.3 單處理機系統中的並行性 |
4.2 指令格式 | 9.1.4 多處理機系統中的並行性 |
4.2.1 操作碼 | 9.1.5 並行處理機的體系結構類型 |
4.2.2 地址碼 | 9.1.6 並行處理機的組織和結構 |
4.2.3 指令字長度 | 9.2 多執行緒與超執行緒處理機 |
4.2.4 指令助記符 | 9.2.1 從指令級並行到執行緒級並行 |
4.2.5 指令格式舉例 | 9.2.2 同時多執行緒結構 |
4.3 運算元類型 | 9.2.3 超執行緒處理機結構 |
4.3.1 一般的數據類型 | 9.3 多處理機 |
4.3.2 Pentium數據類型 | 9.3.1 多處理機系統的分類 |
4.3.3 PowerPC數據類型 | 9.3.2 SMP的基本概念 |
4.4 指令和數據的定址方式 | 9.3.3 SMP的結構 |
4.4.1 指令的定址方式 | 9.4 多核處理機 |
4.4.2 運算元基本定址方式 | 9.4.1 多核處理機的優勢 |
4.4.3 定址方式舉例 | 9.4.2 多核處理機的組織結構 |
4.5 典型指令 | 9.4.3 多核處理機的關鍵技術 |
4.5.1 指令的分類 | 9.5 多核處理機實例 |
4.5.2 基本指令系統的操作 | 9.5.1 ARM多核處理機 |
4.5.3 精簡指令系統 | 9.5.2 英特爾酷睿多核處理機 |
4.6 ARM彙編語言 | 9.5.3 英特爾至強多核處理機 |
本章小結 | 9.5.4 龍芯多核處理機 |
習題 | 本章小結 |
第5章 中央處理器 | 習題 |
5.1 CPU的功能和組成 | 第10章 課程教學實驗設計 |
5.1.1 CPU的功能 | 10.1 TEC-8實驗系統平台 |
5.1.2 CPU的基本組成 | 10.2 TEC-8實驗系統結構和操作 |
5.1.3 CPU中的主要暫存器 | 10.2.1 模型計算機時序信號 |
5.1.4 操作控制器與時序產生器 | 10.2.2 模型計算機組成 |
5.2 指令周期 | 10.2.3 模型計算機指令系統 |
5.2.1 指令周期的基本概念 | 10.2.4 開關、按鈕、指示燈 |
5.2.2 MOV指令的指令周期 | 10.2.5 E2PROM中微代碼的修改 |
5.2.3 LAD指令的指令周期 | 10.3 運算器組成實驗 |
5.2.4 ADD指令的指令周期 | 10.4 雙連線埠存儲器實驗 |
5.2.5 STO指令的指令周期 | 10.5 數據通路實驗 |
5.2.6 JMP指令的指令周期 | 10.6 微程式控制器實驗 |
5.2.7 用方框圖語言表示指令周期 | 10.7 CPU組成與機器指令的執行實驗 |
5.3 時序產生器和控制方式 | 10.8 中斷原理實驗 |
5.3.1 時序信號的作用和體制 | 第11章 課程綜合設計 |
5.3.2 時序信號產生器 | 11.1 硬連線控制器的常規CPU設計 |
5.3.3 控制方式 | 11.2 含有陣列乘法器的ALU設計 |
5.4 微程式控制器 | 附錄A 《計算機組成原理》(第五版·立體化教材)配套教材與實驗設備 |
5.4.1 微程式控制原理 | 附錄B 2013年計算機組成原理研究生入學統考大綱 |
5.4.2 微程式設計技術 | 參考文獻 |
5.5 硬連線控制器 |
註：目錄排版順序為從左列至右列 。
教學資源
- 配套教材
《計算機組成原理（第五版.立體化教材）》擁有配套教材《計算機組成原理試題解析（第五版）》
書名 | 出版社 | 作者 | ISBN | 出版時間 |
《計算機組成原理試題解析（第五版）》 | 科學出版社 | 白中英、戴志濤 | 9787030372376 | 2013年3月 |
教材特色
- 基礎性強，知識結構合理；
- 系統性強，知識模組彼此互動；
- 時代性強，及時反映前沿方向，以適應計算機科學技術快速發展的需要；
- 實踐性強，理論教學與實踐教學結合，注重學生的智力開發和能力培養；
- 套用性強，有較廣的適應面，以適應學生在各類計算機上從事開發套用的需要；
- 啟發性強，結合計算機科學技術的重大進展，培養學生的創新思維和創新意識。
作者簡介
白中英，北京郵電大學計算機學院二級教授、博士生/碩士生導師。
戴志濤，北京郵電大學計算機學院實驗中心主任，碩士生導師、教授。
圖書目錄
第五版前言
第1章 計算機系統概論
第2章 運算方法和運算器
第3章 多層次的存儲器
第4章 指令系統
第5章 中央處理器
第6章 匯流排系統
第7章 外存與I/O設備
第8章 輸入輸出系統
第9章 並行組織與結構
第10章 課程教學實驗設計
第11章 課程綜合設計
附錄A 《計算機組成原理》（第五版·立體化教材）配套教材與實驗設備
附錄B 2013年計算機組成原理研究生入學統考大綱
參考文獻
