《積體電路設計（第3版）（含CD光碟1張）》是2013年7月電子工業出版社出版的圖書，作者是王志功,陳瑩梅。
基本介紹
- 書名：積體電路設計（第3版）（含CD光碟1張）
- 作者：王志功,陳瑩梅
- ISBN：9787121199837
- 出版社：電子工業出版社
- 出版時間：2013年7月
- 頁數：312
- 字數：493千字
- 開本：16(185*260)
- 版次：01-01
內容簡介,圖書目錄,
內容簡介
本書是普通高等教育“十二五”國家級本科規劃教材和普通高等教育“十一五”國家級規劃教材，全書遵循積體電路設計的流程，介紹積體電路設計的一系列基礎知識。主要內容包括積體電路的材料、製造工藝和器件模型、積體電路模擬軟體SPICE的基本用法、積體電路版圖設計、模擬積體電路基本單元、數字積體電路基本單元、積體電路數字系統設計和積體電路的測試與封裝等。本書提供配套電子課件、Cadence公司提供的PSPICE學生版安裝軟體、HSPICE和PSPICE兩種仿真工具的電路實例設計包等。
圖書目錄
目 錄
第1章 積體電路設計概述1
1.1 積體電路的發展1
1.2 積體電路設計流程及設計環境4
1.3 積體電路製造途徑5
1.4 積體電路設計的知識範圍6
思考題8
第2章 積體電路材料、結構與理論9
2.1 積體電路材料9
2.1.1 矽10
2.1.2 砷化鎵10
2.1.3 磷化銦11
2.1.4 絕緣材料11
2.1.5 金屬材料12
2.1.6 多晶矽13
2.1.7 材料系統14
2.2 半導體基礎知識15
2.2.1 半導體的晶體結構15
2.2.2 本徵半導體與雜質半導體15
2.3 PN結與結型二極體16
2.3.1 PN結的擴散與漂移16
2.3.2 PN結型二極體17
2.3.3 肖特基結二極體18
2.3.4 歐姆型接觸18
2.4 雙極型電晶體18
2.4.1 雙極型電晶體的基本結構18
2.4.2 雙極型電晶體的工作原理19
2.5 MOS電晶體20
2.5.1 MOS電晶體的基本結構20
2.5.2 MOS電晶體的工作原理21
2.5.3 MOS電晶體的伏安特性21
思考題25
本章參考文獻25
第3章 積體電路基本工藝27
3.1 外延生長27
3.2 掩模版的製造28
3.3 光刻原理與流程31
3.3.1 光刻步驟31
3.3.2 曝光方式32
3.4 氧化34
3.5 澱積與刻蝕34
3.6 摻雜原理與工藝35
思考題37
本章參考文獻37
第4章 積體電路器件工藝39
4.1 雙極型積體電路的基本製造工藝40
4.1.1 雙極型矽工藝40
4.1.2 HBT工藝41
4.2 MESFET和HEMT工藝43
4.2.1 MESFET工藝43
4.2.2 HEMT工藝44
4.3 MOS和相關的VLSI工藝46
4.4 BiCMOS工藝54
思考題57
本章參考文獻57
第5章 MOS場效應管的特性58
5.1 MOS場效應管58
5.1.1 MOS管伏安特性的推導58
5.1.2 MOS電容的組成59
5.1.3 MOS電容的計算61
5.2 MOS FET的閾值電壓VT62
5.3 體效應65
5.4 MOSFET的溫度特性65
5.5 MOSFET的噪聲66
5.6 MOSFET尺寸按比例縮小66
5.7 MOS器件的二階效應69
5.7.1 L和W的變化69
5.7.2 遷移率的退化71
5.7.3 溝道長度的調製72
5.7.4 短溝道效應引起的閾值電壓的變化73
5.7.5 狹溝道效應引起的閾值電壓的變化73
思考題74
本章參考文獻74
第6章 積體電路器件及SPICE模型75
6.1 無源器件結構及模型75
6.1.1 互連線75
6.1.2 電阻76
6.1.3 電容78
6.1.4 電感80
6.1.5 分布參數元件81
6.2 二極體電流方程及SPICE模型85
6.2.1 二極體的電路模型85
6.2.2 二極體的噪聲模型86
6.3 雙極型電晶體電流方程及SPICE模型87
6.3.1 雙極型電晶體的EM模型87
6.3.2 雙極型電晶體的GP模型89
6.4 結型場效應JFET ( NJF/PJF ) 模型90
6.5 MESFET（NMF/PMF）模型（SPICE3.x）90
6.6 MOS管電流方程及SPICE模型91
思考題94
本章參考文獻94
第7章 SPICE數模混合仿真程式的設計流程及方法96
7.1 採用SPICE的電路設計流程96
7.2 電路元件的SPICE輸入語句格式97
7.3 電路特性分析語句103
7.4 電路特性控制語句105
7.5 HSPICE緩衝驅動器設計實例107
7.6 HSPICE跨導放大器設計實例111
7.7 PSPICE電路圖編輯器簡介111
7.8 PSPICE緩衝驅動器設計實例107
7.9 PSPICE跨導放大器設計實例111
思考題124
本章參考文獻125
第8章 積體電路版圖設計與工具126
8.1 工藝流程的定義126
8.2 版圖幾何設計規則127
8.3 圖元131
8.3.1 MOS電晶體131
8.3.2 集成電阻133
8.3.3 集成電容134
8.3.4 寄生二極體與三極體136
8.4 版圖設計準則138
8.4.1 匹配設計138
8.4.2 抗干擾設計143
8.4.3 寄生最佳化設計144
8.4.4 可靠性設計145
8.5 電學設計規則與布線147
8.6 基於Cadence平台的全定製IC設計149
8.6.1 版圖設計的環境149
8.6.2 原理圖編輯與仿真150
8.6.3 版圖編輯與驗證154
8.6.4 CMOS差動放大器版圖設計實例156
8.7 晶片的版圖布局158
8.8 版圖設計的注意事項160
思考題161
本章參考文獻161
第9章 模擬積體電路基本單元162
9.1 電流源電路162
9.1.1 雙極型鏡像電流源162
9.1.2 MOS電流鏡164
9.2 基準電壓源設計166
9.2.1 雙極型三管能隙基準源166
9.2.2 MOS基準電壓源167
9.3 單端反相放大器168
9.3.1 基本放大電路168
9.3.2 改進的CMOS推挽放大器172
9.4 差分放大器173
9.4.1 BJT差分放大器173
9.4.2 MOS差分放大器174
9.4.3 CMOS差分放大器設計實例175
9.5 運算放大器178
9.5.1 性能參數178
9.5.2 套筒式共源共柵運放180
9.5.3 摺疊式共源共柵運放181
9.5.4 兩級運放184
9.5.5 CMOS運算放大器設計實例185
9.6 振盪器195
9.6.1 環形振盪器195
9.6.2 LC振盪器199
思考題201
本章參考文獻202
第10章 數字積體電路基本單元與版圖203
10.1 TTL基本電路203
10.1.1 TTL反相器203
10.1.2 TTL與非門204
10.1.3 TTL或非門205
10.2 CMOS基本門電路及版圖實現206
10.2.1 CMOS反相器206
10.2.2 CMOS與非門和或非門214
10.2.3 CMOS傳輸門和開關邏輯216
10.2.4 三態門219
10.2.5 驅動電路219
10.3 數字電路標準單元庫設計220
10.3.1 基本原理220
10.3.2 庫單元設計221
10.4 焊盤輸入/輸出單元222
10.4.1 輸入單元223
10.4.2 輸出單元224
10.4.3 輸入/輸出雙向三態單元（I/O PAD）230
10.5 了解CMOS存儲器231
10.5.1 動態隨機存儲器（DRAM）233
10.5.2 靜態隨機存儲器（SRAM）239
10.5.3 快閃記憶體241
思考題243
本章參考文獻243
第11章 積體電路數字系統設計基礎244
11.1 數字系統硬體描述語言244
11.1.1 基於HDL語言的設計流程244
11.1.2 Verilog HDL語言介紹246
11.1.3 硬體描述語言VHDL255
11.2 數字系統邏輯綜合與物理實現261
11.2.1 邏輯綜合的流程263
11.2.2 Verilog HDL與邏輯綜合267
11.2.3 自動布局布線269
11.3 數字系統的FPGA/CPLD硬體驗證273
11.3.1 PLD概述274
11.3.2 現場可程式門陣列（FPGA）274
11.3.3 基於FPGA的數字系統硬體驗證277
思考題278
本章參考文獻279
第12章 積體電路的測試和封裝280
12.1 積體電路在晶片測試技術280
12.2 積體電路封裝形式與工藝流程282
12.3 晶片鍵合284
12.4 高速晶片封裝286
12.5 混合集成與微組裝技術287
12.6 數字積體電路測試方法287
12.6.1 可測試性的重要性287
12.6.2 測試基礎288
12.6.3 可測試性設計289
思考題291
本章參考文獻291
