數字電路與系統（第3版）

數字電路與系統（第3版）

《數字電路與系統（第3版）》是由戚金清、王兢主編，電子工業出版社於2016年1月出版的電子信息與電氣學科規劃教材。該書不僅是一本面向信息與電氣大類專業的本科生基礎課教材，而且是電類工程技術人員的合適參考用書。

該書共11章，包括數字邏輯、邏輯電路、觸發器、數字系統、數模/模數轉換等內容。

基本介紹

  • 書名：數字電路與系統（第3版）
  • 作者：戚金清、王兢主編，王開宇、唐洪、龔曉峰、陳曉明編
  • 類別：電子信息與電氣學科規劃教材
  • 出版社：電子工業出版社
  • 出版時間：2016年1月
  • 頁數：316 頁
  • 開本：16 開
  • 裝幀：平裝
  • ISBN：9787121280559
  • 字數：505千字
  • CIP核字號：2016007703
成書過程,內容簡介,教材目錄,教學資源,作者簡介,

成書過程

該版在《數字電路與系統》第1版、第2版的基礎上修訂而成。在總結使用該書教學和學習經驗的基礎上，對該書進行了部分提高、增刪和修改。為保持數字電路基本知識和基礎理論的連貫性，同時適應信息科學的迅速發展，該書主要保留了有關數制、邏輯代數、觸發器原理、組合邏輯電路、時序邏輯電路、模數數模轉換等原有的基本內容。該版在原書基礎上的具體修改包括：
  1. 在第1章中增加了對模擬信號、數位訊號、模擬電路及數字電路等的圖文介紹；
  2. 重新調整了第5章的結構，在介紹觸發器電路結構的基礎上，強調了觸發器的邏輯功能，突出了觸發器的觸發方式；
  3. 第11章硬體描述語言由VHDL換成了Verilog HDL，章節內容全部修改；
  4. 全書各章增加或修訂了部分例題及習題。
參加該次修訂工作的人員包括：唐洪（第1、3章），戚金清（第2、5、10章），龔曉峰（第4章），王開宇（第6章），王兢（第7、8、9章），陳曉明（第11章）。全書由戚金清和王兢統稿、定稿。
2016年1月，《數字電路與系統（第3版）》由電子工業出版社出版發行。

內容簡介

該書共11章，主要講解了數字邏輯基礎，邏輯門電路，邏輯代數基礎，組合邏輯電路，觸發器，時序邏輯電路，脈衝波形的產生與變換，數字系統設計基礎，數模與模數轉換，半導體存儲器及可程式邏輯器件，硬體描述語言Verilog HDL等內容。

教材目錄

第1章 數字邏輯基礎 1
1.1 模擬信號 1
1.2 數位訊號 2
1.3 模擬電路與數字電路 2
1.4 數制 4
1.5 數制間的轉換 6
1.5.1 任意進制轉換成十進制 6
1.5.2 十進制轉換成任意進制 6
1.5.3 二進制與八進制間的轉換 7
1.5.4 二進制與十六進制間的轉換 8
1.6 代碼 8
1.6.1 二-十進制代碼 8
1.6.2 格雷碼 9
1.6.3 字元代碼 9
1.7 二進制代碼的表示法 10
1.8 帶符號二進制數的表示法 10
1.8.1 二進制正數表示法 10
1.8.2 二進制負數表示法 10
1.8.3 帶符號二進制數的運算 11
1.9 偏移碼 12
習題 12
第2章 邏輯門電路 14
2.1 概述 14
2.2 邏輯門電路介紹 14
2.2.1 基本邏輯門電路 14
2.2.2 複合邏輯門電路 15
2.3 TTL集成門電路 17
2.3.1 TTL積體電路概述 17
2.3.2 TTL與非門 18
2.3.3 TTL與非門的電氣特性 20
2.3.4 其他類型TTL門電路 22
2.3.5 TTL電路的改進系列 27
2.4 MOS門電路 28
2.4.1 NMOS門電路 28
2.4.2 CMOS 電路 30
2.4.3 CMOS電路特點 32
2.4.4 積體電路使用注意事項 32
*2.5 TTL與CMOS電路的連線 33
*2.6 TTL、CMOS常用晶片介紹 34
習題 35
第3章 邏輯代數基礎 41
3.1 邏輯代數運算法則 41
3.1.1 基本邏輯運算 41
3.1.2 邏輯代數的基本定律 42
3.1.3 邏輯代數的基本規則 42
3.1.4 邏輯代數常用公式 43
3.2 邏輯函式的標準形式 43
3.2.1 最小項和標準與或式 43
3.2.2 最大項和標準或與式 45
3.2.3 最大項與最小項的關係 46
3.3 邏輯函式的公式化簡法 47
3.4 邏輯函式的卡諾圖化簡法 48
3.4.1 卡諾圖 48
3.4.2 用卡諾圖表示邏輯函式 49
3.4.3 用卡諾圖化簡邏輯函式 49
3.4.4 具有隨意項的邏輯函式化簡 51
3.4.5 引入變數卡諾圖 52
習題 53
第4章 組合邏輯電路 59
4.1 組合邏輯電路分析 59
4.2 組合邏輯電路設計 60
4.3 編碼器 63
4.3.1 普通編碼器 63
4.3.2 優先編碼器 64
4.4 解碼器 67
4.4.1 二進制解碼器 67
4.4.2 碼制變換解碼器 70
4.4.3 顯示解碼器 71
4.5 數據選擇器 75
4.5.1 數據選擇器 75
4.5.2 數據選擇器實現邏輯函式 76
4.6 數值比較器 78
4.6.1 一位數值比較器 79
4.6.2 四位數值比較器7485 79
4.6.3 數值比較器的位數擴展 80
4.7 加法電路 80
4.7.1 半加器 81
4.7.2 全加器 81
4.7.3 超前進位加法器74283 82
*4.8 組合邏輯電路的競爭冒險 84
4.8.1 競爭冒險的分類與判別 84
4.8.2 競爭冒險消除方法 85
習題 86
第5章 觸發器 92
5.1 電平觸發的觸發器 92
5.1.1 由與非門構成的基本RS觸發器 92
5.1.2 時鐘觸發器 96
5.2 脈衝觸發的觸發器 100
5.2.1 主從RS觸發器 100
5.2.2 主從JK觸發器 101
5.3 邊沿觸發的觸發器 105
5.3.1 TTL邊沿觸發器 105
5.3.2 CMOS邊沿觸發器 107
5.4 觸發器的分類和區別 110
*5.5 觸發器之間的轉換 112
5.6 觸發器的典型套用 112
習題 114
第6章 時序邏輯電路 119
6.1 時序邏輯電路的基本概念 119
6.1.1 時序邏輯電路的結構及特點 119
6.1.2 時序邏輯電路的分類 120
6.1.3 時序邏輯電路的表示方法 120
6.2 同步時序邏輯電路的一般分析方法 121
6.3 同步時序邏輯電路的設計 124
6.4 計數器 131
6.4.1 4位二進制同步集成計數器74161 131
6.4.2 8421BCD碼同步加法計數器74160 133
6.4.3 同步二進制加法計數器74163 134
6.4.4 二-五-十進制異步加法計數器74290 134
6.4.5 集成計數器的套用 135
6.5 暫存器 140
6.5.1 暫存器74175 140
6.5.2 移位暫存器 141
6.5.3 集成移位暫存器74194 143
6.5.4 移位暫存器構成的移位型計數器 144
*6.6 序列信號發生器 147
6.6.1 計數型序列信號發生器 147
6.6.2 移位型序列信號發生器 147
習題 150
第7章 脈衝波形的產生與變換 155
7.1 555定時器 155
7.2 施密特觸發器 156
7.2.1 555定時器構成的施密特觸發器 156
7.2.2 門電路構成的施密特觸發器 157
7.2.3 集成施密特觸發器 159
7.2.4 施密特觸發器的套用 159
7.3 單穩態觸發器 161
7.3.1 TTL與非門組成的微分型單穩態觸發器 161
7.3.2 555定時器構成的單穩態觸發器 163
7.3.3 集成單穩態觸發器 164
7.3.4 單穩態觸發器的套用 166
7.4 多諧振盪器 169
7.4.1 555定時器構成的多諧振盪器 169
7.4.2 TTL與非門構成的多諧振盪器 171
7.4.3 石英晶體振盪器 173
7.4.4 施密特觸發器構成的多諧振盪器 173
7.4.5 多諧振盪器的套用 175
習題 176
第8章 數字系統設計基礎 180
8.1 數字系統概述 180
8.1.1 數字系統結構 180
8.1.2 數字系統的定時 180
8.1.3 數字系統設計的一般過程 181
8.2 算法狀態機——ASM圖表 181
8.2.1 ASM圖表符號 181
8.2.2 ASM圖表的含義 183
8.2.3 ASM圖表的建立 184
8.3 數字系統設計 185
習題 193
第9章 數模與模數轉換 196
9.1 數模轉換電路 196
9.1.1 數模轉換關係 196
9.1.2 權電阻網路DAC 197
9.1.3 R-2R 梯形電阻網路DAC 198
9.1.4 R-2R倒梯形電阻網路DAC 199
9.1.5 電流激勵DAC 200
9.1.6 集成數模轉換電路 200
9.1.7 數模轉換的主要技術指標 205
9.2 模數轉換電路 207
9.2.1 ADC的工作過程 207
9.2.2 並行比較ADC 209
9.2.3 並/串型ADC 211
9.2.4 逐次逼近型ADC 212
9.2.5 雙積分ADC 214
9.2.6 集成模數轉換電路 216
9.2.7 模數轉換的主要技術指標 218
習題 219
第10章 半導體存儲器及可程式邏輯器件 223
10.1 半導體存儲器概述 223
10.1.1 半導體存儲器的分類 223
10.1.2 存儲器的技術指標 224
10.2 隨機存儲器RAM 224
10.2.1 RAM的基本結構 225
10.2.2 RAM晶片簡介 228
10.2.3 RAM的容量擴展 229
10.3 唯讀存儲器ROM 231
10.3.1 ROM的分類 231
10.3.2 ROM的結構與基本原理 232
10.3.3 ROM套用 233
10.4 可程式邏輯器件PLD 236
10.4.1 可程式邏輯器件概述 236
10.4.2 可程式邏輯器件的基本結構和電路表示方法 237
10.4.3 複雜可程式邏輯器件CPLD 239
10.4.4 現場可程式門陣列FPGA 243
10.4.5 CPLD/FPGA設計方法與編程技術 247
習題 250
第11章 硬體描述語言Verilog HDL 256
11.1 Verilog HDL的基本知識 256
11.1.1 什麼是Verilog HDL 256
11.1.2 Verilog HDL的發展歷史 256
11.1.3 Verilog HDL程式的基本結構 257
11.2 Verilog HDL的基本元素 259
11.2.1 注釋符 259
11.2.2 標識符 260
11.2.3 關鍵字 260
11.2.4 間隔符 260
11.2.5 操作符 260
11.2.6 數據類型 264
11.3 Verilog HDL的基本語句 269
11.3.1 過程結構語句 269
11.3.2 語句塊 271
11.3.3 時序控制 272
11.3.4 賦值語句 273
11.3.5 分支語句 274
11.3.6 循環語句 275
11.4 Verilog HDL程式設計實例 277
11.4.1 基本邏輯門電路設計 277
11.4.2 組合邏輯電路設計 280
11.4.3 時序邏輯電路設計 286
11.4.4 數字系統設計實例 291
11.5 Verilog HDL的模擬仿真 294
11.5.1 Quartus II開發軟體 294
11.5.2 仿真實例 296
習題 303
參考文獻 304
（註：目錄排版順序為從左列至右列）

教學資源

  • 課程資源
《數字電路與系統（第3版）》有配套的慕課——“數字電路與系統”。
課程名稱
建設院校
授課平台
數字電路與系統
大連理工大學
中國大學MOOC

作者簡介

戚金清，大連理工大學信息與通信工程學院副教授，主要研究方向為：計算機視覺、機器學習、人工智慧。
王兢，大連理工大學教授，主講半導體材料化學、電介質物理等本科生課程。
王開宇，大連理工大學教授，大連理工大學電工電子國家級實驗教學示範中心主任，大連理工大學電工電子國家級虛擬仿真實驗教學中心主任。
唐洪，博士，大連理工大學教授、博士生導師，主要研究生物醫學信號處理、攜帶型醫療儀器研發等。
龔曉峰，大連理工大學信息與通信工程學院教授、博士生導師。
陳曉明，大連理工大學光電工程與儀器科學學院副教授、碩士生導師，主要研究方向為大規模積體電路設計方法學、積體電路可製造性與可靠性設計、感測器網路網路與套用、超聲無損檢測。

相關詞條

熱門詞條

聯絡我們