《數字系統設計與PLD套用(第三版)》是2009年5月電子工業出版社出版的圖書,作者是臧春華、蔣璇。
基本介紹
- 中文名:數字系統設計與PLD套用(第三版)
- 作者:臧春華、蔣璇
- ISBN:9787121087271
- 頁數:436頁
- 定價:45元
- 出版社:電子工業出版社
- 出版時間:2009年5月
- 開本:16開
內容簡介,圖書目錄,
內容簡介
本書為普通高等教育“十一五”國家級規劃教材。本書闡述數字系統設計方法和可程式邏輯器件PLD的套用技術。引導讀者從一般的數字功能電路設計轉向數字系統設計;從傳統的非定製通用積體電路的套用轉向用戶半定製的PLD的套用;從單純的硬體設計轉向硬體、軟體高度滲透的設計方法。從而了解數位技術的新發展、新思路、新器件,拓寬軟、硬體設計的知識面,提高設計能力。本書是編者在匯總了多年從事數字系統設計和PLD套用技術教學及科研成果的基礎上編寫的,取材豐富,概念清晰,既有較高的起點和概括,也有很好的實用和參考價值。
圖書目錄
第1章 數字系統設計方法
1.1 緒言
1.1.1 數字系統的基本概念
1.1.2 數字系統的基本模型
1.1.3 數字系統的基本結構
1.2 數字系統設計的一般步驟
1.2.1 引例
1.2.2 數字系統設計的基本步驟
1.2.3 層次化設計
1.3 數字系統設計方法
1.3.1 自上而下的設計方法
1.3.2 自下而上的設計方法
1.3.3 基於關鍵部件的設計方法
1.3.4 信息流驅動的設計方法
1.4 數字系統的描述方法之一算法流程圖
1.4.1 算法流程圖的符號與規則
1.4.2 設計舉例
習題1
第2章 數字系統的算法設計和硬體實現
2.1 算法設計
2.1.1 算法設計綜述
2.1.2 跟蹤法
2.1.3 歸納法
2.1.4 劃分法
2.1.5 解析法
2.1.6 綜合法
2.2 算法結構
2.2.1 順序算法結構
2.2.2 並行算法結構
2.2.3 流水線算法結構
2.3 數據處理單元的設計
2.3.1 系統硬體實現概述
2.3.2 器件選擇
2.3.3 數據處理單元設計步驟
2.3.4 數據處理單元設計實例
2.4 控制單元的設計
2.4.1 系統控制方式
2.4.2 控制器的基本結構和系統同步
2.4.3 算法狀態機圖(ASM圖)
2.4.4 控制器的硬體邏輯設計方法
習題2
第3章 硬體描述語言VHDL和VerilogHDL
3.1 概述
3.2 VHDL及其套用
3.2.1 VHDL基本結構
3.2.2 數據對象、類型及運算符
3.2.3 順序語句
3.2.4 並行語句
3.2.5 子程式
3.2.6 程式包與設計庫
3.2.7 元件配置
3.2.8 VHDL描述實例
3.3 VerilogHDL及其套用
3.3.1 VerilogHDL基本結構
3.3.2 數據類型、運算符與表達式
3.3.3 行為描述語句
3.3.4 並行語句
3.3.5 結構描述語句
3.3.6 任務與函式
3.3.7 編譯預處理
3.3.8 VerilogHDL描述實例
習題3
第4章 可程式邏輯器件PLD原理和套用
4.1 PLD概述
4.2 簡單PLD原理
4.2.1 PLD的基本組成
4.2.2 PLD的編程
4.2.3 陣列結構
4.2.4 PLD中陣列的表示方法
4.3 SPLD組成和套用
4.3.1 唯讀存儲器ROM 4.3.2 可程式邏輯陣列PLA
4.3.3 可程式陣列邏輯PAL
4.3.4 通用陣列邏輯GAL
4.3.5 GAL套用舉例
4.4 採用SPLD設計數字系統
4.4.1 採用SPLD實現系統的步驟
4.4.2 設計舉例
4.4.3 採用SPLD設計系統的討論
習題4
第5章 高密度PLD及其套用
5.1 HDPLD分類
5.2 HDPLD組成
5.2.1 陣列擴展型CPLD
5.2.2 現場可程式門陣列(FPGA)
5.2.3 延遲確定型FPGA
5.2.4 多路開關型FPGA
5.3 HDPLD編程技術
5.3.1 在系統可程式技術
5.3.2 在電路配置(重構)技術
5.3.3 反熔絲(Antifuse)編程技術
5.4 HDPLD開發平台
5.4.1 HDPLD開發系統的基本工作流程
5.4.2 HDPLD開發系統的庫函式
5.5 當前常用可程式邏輯器件及其開發工具
5.5.1 Lattice公司的CPLD/FPGA與開發軟體
5.5.2 Altera公司的CPLD/FPGA及開發工具
5.5.3 Xilinx公司的CPLD/FPGA和開發平台
5.5.4 用於CPLD/FPGA的IP核
習題5
第6章 採用HDPLD設計數字系統實例
6.1 高速並行乘法器的設計
6.1.1 算法設計和結構選擇
6.1.2 器件選擇
6.1.3 設計輸入
6.1.4 晶片引腳定義
6.1.5 邏輯仿真
6.1.6 目標檔案產生和器件下載
6.2 十字路口交通管理器的設計
6.2.1 交通管理器的功能
6.2.2 系統算法設計
6.2.3 設計輸入
6.3 九九乘法表系統的設計
6.3.1 系統功能和技術指標
6.3.2 算法設計
6.3.3 數據處理單元的實現
6.3.4 設計輸入
6.3.5 系統的功能仿真
6.4 FIFO(先進先出堆疊)的設計
6.4.1 FIFO的功能
6.4.2 算法設計和邏輯框圖
6.4.3 數據處理單元和控制器的設計
6.4.4 設計輸入
6.4.5 用VerilogHDL進行設計
6.4.6 仿真驗證
6.5 數據採集和反饋控制系統的設計
6.5.1 系統設計要求
6.5.2 設計輸入
6.6 FIR有限衝激回響濾波器的設計
6.6.1 FIR結構簡介
6.6.2 設計方案和算法結構
6.6.3 模組組成
6.6.4 FIR濾波器的擴展套用
6.6.5 設計輸入
6.6.6 設計驗證
6.7 UART接口設計
6.7.1 UART組成與幀格式
6.7.2 頂層模組的描述
6.7.3 傳送模組設計
6.7.4 接收模組設計
6.7.5 仿真驗證
6.8 簡單處理器的設計
6.8.1 系統功能介紹
6.8.2 處理器硬體系統
6.8.3 處理器指令系統
6.8.4 處理器硬體系統的設計和實施
6.8.5 設計輸入
6.8.6 系統功能仿真
習題6
第7章 可程式片上系統(SOPC)
7.1 概述
7.2 基於MicroBlaze軟核的嵌入式系統
7.2.1 Xilinx的SOPC技術
7.2.2 MicroBlaze處理器結構
7.2.3 MicroBlaze信號接口
7.2.4 MicroBlaze軟硬體設計流程
7.3 基於NiosⅡ軟核的SOPC
7.3.1 Altera的SOPC技術
7.3.2 NiosⅡ處理器
7.3.3 Avalon匯流排架構
7.3.4 NiosⅡ軟硬體開發流程
7.4 設計實例
7.4.1 設計要求
7.4.2 運行QuartusⅡ並新建設計工程
7.4.3 創建一個新的SOPCBuilder系統
7.4.4 在SOPCBuilder中定義NiosⅡ系統
7.4.5 在SOPCBiulder中生成NiosⅡ系統
7.4.6 將NiosⅡ系統集成到QuartusⅡ工程中
7.4.7 用NiosⅡIDE開發軟體
習題7
第8章 上機實驗
實驗1 邏輯門實現組合電路
一、實驗目的
二、實驗內容
三、注意事項
實驗2 數據選擇器或解碼器實現組合電路
一、實驗目的
二、實驗原理
三、實驗內容
四、注意事項
實驗3 碼制變換器
一、實驗目的
二、實驗內容
三、注意事項
實驗4 序列發生器
一、實驗目的
二、實驗原理
三、實驗內容
四、注意事項
實驗5 序列檢測器
一、實驗目的
二、實驗原理
三、實驗內容
實驗6 控制器的設計
一、實驗目的
二、實驗原理
三、實驗內容
實驗7 脈衝分配器
一、實驗目的
二、實驗原理
三、實驗內容
實驗8 十字路口交通管理器
一、實驗目的
二、實驗內容
三、實驗要求
實驗9 UART接口設計
一、實驗目的
二、實驗內容
實驗10 簡單處理器VHDL設計的完成
一、實驗目的
二、實驗內容
三、實驗要求
附錄A HDPLD典型器件介紹
A.1 器件封裝形式說明
A.2 Altera公司典型器件
A.3 Xilinx公司典型器件
A.4 Lattice公司典型器件
A.5 Actel公司典型器件
附錄B PLD開發軟體QuartusⅡ8.0簡介
B.1 概述
B.2 用QuartusⅡ進行設計的一般過程
B.3 設計輸入
B.4 編譯
B.5 仿真驗證
B.6 時序分析
B.7 底層圖編輯
B.8 下載
B.9 “Settings”對話框
B.10 QuartusⅡ中的庫元件
參考文獻