《積體電路版圖設計項目式教程》是2014年電子工業出版社出版的圖書，作者是劉錫鋒。
基本介紹
- 書名：積體電路版圖設計項目式教程
- 作者：劉錫鋒
- ISBN：9787121228988
- 頁數：188頁
- 出版社：電子工業出版社
- 出版時間：2014年09月
- 開本：16(185*260)
- 版次：01-01
- ：
內容簡介,目錄,
內容簡介
本書按照職業教育新的教學改革要求，根據微電子行業崗位技能的實際需要，以“積體電路版圖設計”這一工作任務為主線，結合作者多年的企業與教學經驗，以及本課程項目化內容改革成果進行編寫。本書主要內容包括積體電路設計基礎、積體電路版圖設計原理及版圖識別、Unix/Linux作業系統及常用命令、Cadence積體電路設計軟體基本操作、常用元器件的版圖、CMOS反相器版圖設計、CMOS單元邏輯門版圖設計、CMOS組合邏輯電路版圖設計、CMOS D觸發器版圖設計。通過項目任務詳細介紹了積體電路版圖設計的方法、流程、要點和技巧等，以及多種積體電路設計驗證工具的使用操作。 本書提供免費的電子教學課件、習題參考答案及精品課網站，詳見前言。
目錄
項目1 積體電路設計基礎 （1）
1.1 積體電路製造流程 （3）
1.2 積體電路設計的地位和作用 （5）
1.3 學習積體電路設計要求掌握的課程知識 （5）
1.4 積體電路設計的分類 （6）
項目2 積體電路版圖設計原理及版圖識別 （8）
2.1 積體電路設計的一般流程 （9）
2.2 積體電路設計的特點 （9）
2.3 積體電路版圖的識別 （10）
2.4 積體電路版圖分析軟體 （13）
項目3 Unix/Linux作業系統及常用命令 （14）
3.1 工作站與個人電腦 （15）
3.2 Unix與Linux系統 （15）
3.3 虛擬機系統與Linux命令 （18）
3.4 Linux常用命令 （20）
操作練習與思考1 （22）
項目4 Cadence積體電路設計軟體基本操作 （23）
4.1 Cadence軟體的特點 （24）
4.2 Cadence登錄及使用 （24）
4.2.1 啟動Cadence （24）
4.2.2 一些必需的啟動設定 （26）
4.3 庫檔案的建立 （27）
4.3.1 庫和庫檔案 （27）
4.3.2 建立庫 （28）
4.4 報警處理及Library管理 （31）
操作練習與思考2 （32）
項目5 常用元器件的版圖 （33）
5.1 電阻版圖 （34）
5.1.1 積體電路中電阻的計算與繪製 （34）
5.1.2 版圖中電阻的分類 （36）
5.2 電容版圖 （39）
5.2.1 積體電路中電容的測算 （39）
5.2.2 MOS積體電路中常用的電容 （40）
5.3 二極體、三極體版圖 （42）
5.3.1 二極體版圖 （42）
5.3.2 三極體版圖 （43）
5.4 MOS場效應管版圖 （45）
5.4.1 MOS場效應管結構 （45）
5.4.2 MOS場效應管版圖 （46）
操作練習與思考3 （47）
項目6 CMOS反相器版圖設計 （48）
6.1 CMOS反相器schematic電路設計 （49）
6.1.1 CMOS反相器工作原理 （49）
6.1.2 建立Cellview視圖檔案 （50）
6.1.3 連線及完成電路圖繪製 （54）
操作練習與思考4 （56）
6.2 CMOS反相器電路仿真 （56）
6.2.1 仿真信號設定 （56）
6.2.2 仿真環境參數設定 （61）
6.2.3 運行電路仿真 （65）
操作練習與思考5 （66）
6.3 CMOS反相器版圖繪製 （66）
6.3.1 版圖的設計規則 （66）
6.3.2 建立版圖檔案 （68）
6.3.3 繪製版圖 （70）
6.3.4 實物版圖 （78）
操作練習與思考6 （78）
6.4 Cadence版圖提取及物理驗證 （78）
6.4.1 版圖物理驗證的概念和項目 （78）
6.4.2 版圖設計規則驗證DRC（Design Rule Check） （79）
6.4.3 版圖提取EXT（extraction） （82）
6.4.4 電路版圖對比LVS（Layout Versus Schematic） （86）
操作練習與思考7 （89）
項目7 CMOS單元邏輯門版圖設計 （90）
7.1 CMOS與非門schematic電路設計 （91）
7.1.1 使用Library Manager對庫管理 （91）
7.1.2 CMOS與非門電路原理及電路圖繪製 （93）
7.2 CMOS與非門電路仿真 （94）
操作練習與思考8 （95）
7.3 電路圖層級化symbol視圖建立與Descent View （96）
7.3.1 電路的電學符號及電路設計的層次化 （96）
7.3.2 CMOS電路的symbol視圖建立及Decent View （97）
7.3.3 低級電路層次視圖Descend View的觀察 （100）
7.3.4 門級以上電路的Cadence驗證 （101）
操作練習與思考9 （102）
7.4 CMOS與非門版圖繪製 （102）
7.4.1 設計單元庫的建立 （102）
7.4.2 元器件的擺放和布局布線 （103）
7.4.3 實物CMOS與非門版圖 （106）
7.5 與非門版圖物理驗證 （108）
7.5.1 與非門版圖DRC驗證 （108）
7.5.2 與非門版圖的提取與LVS （109）
7.5.3 版圖中標籤（Label）與Pin連線埠的添加 （111）
7.5.4 利用LVS驗證工具分析版圖網表 （114）
操作練習與思考10 （116）
項目8 CMOS組合邏輯電路版圖設計 （117）
8.1 CMOS組合邏輯電路設計 （118）
8.1.1 四端MOS器件和三端MOS器件 （118）
8.1.2 組合邏輯電路設計 （120）
8.1.3 化簡電路 （121）
8.2 CMOS組合邏輯電路仿真 （123）
操作練習與思考11 （124）
8.3 CMOS組合邏輯電路版圖繪製及LSW設定 （124）
8.3.1 MOS器件的襯底電位版圖實現 （124）
8.3.2 LSW圖層的添加和修改 （126）
8.4 組合邏輯電路版圖繪製及驗證 （129）
8.4.1 電路的布局、布線方法 （129）
8.4.2 根據電路繪製組合邏輯電路版圖 （130）
8.4.3 組合邏輯電路實物版圖 （130）
8.4.4 版圖DIVA驗證 （131）
8.4.5 版圖Dracula DRC驗證 （132）
8.4.6 版圖Dracula LVS驗證 （139）
操作練習與思考12 （146）
項目9 CMOS D觸發器版圖設計 （147）
9.1 CMOS D觸發器電路設計 （148）
9.1.1 與非門構建CMOS D觸發器的電路原理 （148）
9.1.2 與非門CMOS D觸發器schematic圖設計 （149）
9.1.3 傳輸門與反相器構建的主從邊沿觸發器 （150）
9.2 CMOS D觸發器電路仿真 （154）
9.2.1 仿真信號設定 （154）
9.2.2 電路仿真結果 （154）
9.3 標準單元CMOS D觸發器版圖繪製 （155）
9.3.1 標準單元與APR （155）
9.3.2 金屬走線規則與pitch設定 （156）
9.3.3 標準單元繪製方法 （159）
9.4 基於Calibre工具完成觸發器版圖驗證 （162）
9.4.1 Calibre工具介紹 （162）
9.4.2 Calibre驗證觸發器標準單元DRC （164）
9.4.3 Calibre驗證觸發器標準單元LVS （169）
9.4.4 其他驗證工具的物理驗證結果 （176）
操作練習與思考13 （178）
