移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器:專利背景,發明內容,專利目的,技

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》是北京京東方光電科技有限公司於2010年5月19日申請的專利，該專利的申請號為2010101816466，公布號為CN102254503A，授權公布日為2011年11月23日，發明人是商廣良、韓承佑。

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》移位暫存器單元包括：輸入模組，用於輸入第二時鐘信號或者第三時鐘信號，並用於輸入幀起始信號、第一時鐘信號、低電壓信號、復位信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號；處理模組，用於生成柵極驅動信號，並且使得至少二個薄膜電晶體形成的至少一個第一結點處的電平，在輸入模組輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平；輸出模組，用於將處理模組生成的柵極驅動信號傳送出去。

2014年11月6日，《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》獲得第十六屆中國專利金獎。

（概述圖為《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》摘要附圖）

基本介紹

中文名：移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器
公布號：CN102254503A
公布日：2011年11月23日
申請號：2010101816466
申請日：2010年5月19日
申請人：北京京東方光電科技有限公司
地址：北京市經濟技術開發區西環中路8號
發明人：商廣良、韓承佑
Int.Cl.：G09G3/20(2006.01)I、G09G3/36(2006.01)I、G11C19/00(2006.01)I
代理機構：北京同立鈞成智慧財產權代理有限公司
代理人：劉芳
類別：發明專利

專利背景,發明內容,專利目的,技術方案,改善效果,附圖說明,權利要求,實施方式,榮譽表彰,

專利背景

為了達到顯示目的，一些顯示器中會用到柵極驅動裝置。

以液晶顯示器為例，液晶顯示器顯示圖像時通常採用逐行掃描的方式，每一行子像素區域的薄膜電晶體（Thin Film Transistor，簡稱TFT）的導通和截止由一條柵線控制，用於驅動各個薄膜電晶體的柵極的柵極驅動信號由柵極驅動裝置產生，柵極驅動裝置通常包括多個移位暫存器單元。

移位暫存器單元通常包括多個薄膜電晶體，多個薄膜電晶體結合輸入的時鐘信號、幀起始信號以及復位信號等，生成柵極驅動信號，柵極驅動信號傳送給陣列基板上的子像素區域內的薄膜電晶體。

這些薄膜電晶體中的至少兩個，能夠形成一個結點，其中一些結點處的電平會長時間處於高電平，這樣，柵極與這些結點連線的一些薄膜電晶體就會長時間處於較大的偏置電壓之下，從而導致柵極與這些結點連線的薄膜電晶體的壽命減小，影響移位暫存器單元的穩定性。

發明內容

專利目的

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》提供一種移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器，能夠延長部分薄膜電晶體的壽命，提高移位暫存器單元的穩定性。

技術方案

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》提供了一種移位暫存器單元，包括：輸入模組，用於輸入第二時鐘信號或者第三時鐘信號，並用於輸入幀起始信號、第一時鐘信號、低電壓信號、復位信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號；在一個幀間隔內，第二時鐘信號與第一時鐘信號的反相信號相同，第三時鐘信號保持低電平；在相鄰的下一個幀間隔內，第三時鐘信號與第一時鐘信號相同，第二時鐘信號保持低電平；一個幀間隔包括一幀或多幀的顯示時間；處理模組，與所述輸入模組連線，包括至少二個薄膜電晶體，用於根據所述輸入模組輸入的第二時鐘信號或者第三時鐘信號，並根據幀起始信號、第一時鐘信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號，生成柵極驅動信號，並且使得所述至少二個薄膜電晶體形成的至少一個第一結點處的電平，在所述輸入模組輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平；輸出模組，與所述處理模組連線，用於將所述處理模組生成的柵極驅動信號傳送出去。

該發明還提供了一種顯示器用柵極驅動裝置，包括順次連線的n+1個如前所述的移位暫存器單元；n為自然數；

除第一個移位暫存器單元和第n+1個移位暫存器單元之外，每個移位暫存器單元的輸出模組均和相鄰的上一個移位暫存器單元的輸入模組以及相鄰的下一個移位暫存器單元的輸入模組連線，每個移位暫存器單元輸出的柵極驅動信號均被傳送給相鄰的上一個移位暫存器單元，作為相鄰的上一個移位暫存器單元的復位信號；每個移位暫存器單元數輸出的柵極驅動信號均被傳送給相鄰的下一個移位暫存器單元，作為相鄰的下一個移位暫存器單元的幀起始信號；

第一個移位暫存器單元的輸出模組與第二個移位暫存器單元的輸入模組連線，第一個移位暫存器單元輸出的柵極驅動信號被輸入到第二個移位暫存器單元，作為第二個移位暫存器單元的幀起始信號；

最後一個移位暫存器單元的輸出模組與第n個移位暫存器單元的輸入模組連線，最後一個移位暫存器單元輸出的柵極驅動信號被傳送給第n個移位暫存器單元，作為第n個移位暫存器單元的復位信號；最後一個移位暫存器單元的輸出模組與自身的輸入模組連線，最後一個移位暫存器單元輸出的柵極驅動信號被傳送給自身的輸入模組，作為自身的復位信號。

該發明還提供了一種液晶顯示器，包括如前所述的顯示器用柵極驅動裝置。

改善效果

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》提供的移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器，處理模組除了根據輸入模組輸入的第二時鐘信號或者第三時鐘信號，並根據幀起始信號、第一時鐘信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號，生成柵極驅動信號之外，還能夠使得至少二個薄膜電晶體形成的至少一個第一結點處的電平，在輸入模組輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平，這樣，第一結點處於高電平的時間縮短，柵極與第一結點連線的各個薄膜電晶體的壽命就能夠得到延長，移位暫存器單元的穩定性得到了提升。

附圖說明

圖1所示為《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》移位暫存器單元的結構示意圖；

圖2所示為該發明移位暫存器單元第一實施例的結構示意圖；

圖3a所示為該發明移位暫存器單元第二實施例的結構示意圖；

圖3b所示為圖5a中第三個移位暫存器單元SR₃中輸入和輸出信號的時序圖；

圖4所示為該發明顯示器用柵極驅動裝置的結構示意圖；

圖5a所示為該發明顯示器用柵極驅動裝置第一實施例的結構示意圖；

圖5b所示為圖5a所示的顯示器用柵極驅動裝置的輸入和輸出信號的時序圖；

圖5c為圖5b的簡化時序圖；

圖6a所示為該發明移位暫存器單元第三實施例的結構示意圖；

圖6b所示為圖6a中的移位暫存器單元的輸入和輸出信號的時序圖；

圖7所示為該發明移位暫存器單元第四實施例的結構示意圖；

圖8所示為該發明顯示器用柵極驅動裝置第二實施例的結構示意圖；

圖9所示為該發明顯示器用柵極驅動裝置第三實施例的結構示意圖。

權利要求

1.一種移位暫存器單元，其特徵在於，包括：輸入模組，用於輸入第二時鐘信號或者第三時鐘信號，並用於輸入幀起始信號、第一時鐘信號、低電壓信號、復位信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號；在一個幀間隔內，第二時鐘信號與第一時鐘信號的反相信號相同，第三時鐘信號保持低電平；在相鄰的下一個幀間隔內，第三時鐘信號與第一時鐘信號相同，第二時鐘信號保持低電平；一個幀間隔包括一幀或多幀的顯示時間；處理模組，與所述輸入模組連線，包括至少二個薄膜電晶體，用於根據所述輸入模組輸入的第二時鐘信號或者第三時鐘信號，並根據幀起始信號、第一時鐘信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號，生成柵極驅動信號，並且使得所述至少二個薄膜電晶體形成的至少一個第一結點處的電平，在所述輸入模組輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平；輸出模組，與所述處理模組連線，用於將所述處理模組生成的柵極驅動信號傳送出去。

2.根據權利要求1所述的移位暫存器單元，其特徵在於，所述處理模組包括：柵極驅動信號生成單元，與所述輸入模組連線，包括至少二個薄膜電晶體，用於根據所述輸入模組輸入的第二時鐘信號或者第三時鐘信號，並根據幀起始信號、第一時鐘信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號，生成柵極驅動信號；電平控制單元，與所述柵極驅動信號生成單元連線，用於使得所述柵極驅動信號生成單元中的至少二個薄膜電晶體形成的至少一個第一結點處的電平，在所述輸入模組輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平。

3.根據權利要求1或2所述的移位暫存器單元，其特徵在於，所述輸入模組包括：起始信號輸入端，用於輸入幀起始信號；第一時鐘信號輸入端，用於輸入第一時鐘信號；第二時鐘信號輸入端，用於輸入第二時鐘信號或第三時鐘信號；第一信號輸入端，用於輸入該移位暫存器單元的相鄰的下一個移位暫存器單元輸入的第一信號；第二信號輸入端，用於輸入該移位暫存器單元的相鄰的下一個移位暫存器單元輸入的第二信號；低電壓信號輸入端，用於輸入低電壓信號；復位信號輸入端，用於輸入復位信號。

4.根據權利要求3所述的移位暫存器單元，其特徵在於，所述柵極驅動信號生成單元包括：第一薄膜電晶體，其漏極和柵極均與起始信號輸入端連線；第二薄膜電晶體，其漏極與所述第一薄膜電晶體的源極連線，柵極與復位信號輸入端連線，源極與低電壓信號輸入端連線；第三薄膜電晶體，其漏極與第一時鐘信號輸入端連線，柵極與所述第一薄膜電晶體的源極連線，源極與自身的柵極和輸出模組連線；第四薄膜電晶體，其漏極與所述第三薄膜電晶體的源極連線，柵極與所述復位信號輸入端連線，源極與所述低電壓信號輸入端連線；第五薄膜電晶體，其漏極與所述第一薄膜電晶體的源極連線，源極與所述低電壓信號輸入端連線；第六薄膜電晶體，其漏極與所述第三薄膜電晶體的源極連線，源極與所述低電壓信號輸入端連線；第七薄膜電晶體，其源極分別與所述第五薄膜電晶體的柵極和所述第六薄膜電晶體的柵極連線；第八薄膜電晶體，其漏極與所述第七薄膜電晶體的源極連線，柵極與所述第一薄膜電晶體的源極連線，源極與所述低電壓信號輸入端連線；第九薄膜電晶體，其源極與所述第七薄膜電晶體的柵極連線；第十薄膜電晶體，其漏極與所述第九薄膜電晶體的源極連線，柵極與所述第一薄膜電晶體的源極連線，源極與所述低電壓信號輸入端連線；第十一薄膜電晶體，其漏極與所述第一薄膜電晶體的漏極連線，源極與所述第一薄膜電晶體的源極連線，柵極與第二時鐘信號輸入端連線；第十二薄膜電晶體，其漏極與所述第三薄膜電晶體的源極連線，源極與所述低電壓信號輸入端連線，柵極與第二時鐘信號輸入端連線。

5.根據權利要求4所述的移位暫存器單元，其特徵在於，第七薄膜電晶體的源極、第八薄膜電晶體的漏極、第五薄膜電晶體的柵極和第六薄膜電晶體的柵極的匯聚處形成第一結點。

6.根據權利要求5所述的移位暫存器單元，其特徵在於，所述電平控制單元包括：第十三薄膜電晶體，其漏極與所述第五薄膜電晶體的漏極連線，柵極與所述第一信號輸入端連線，源極與所述低電壓信號輸入端連線；第十四薄膜電晶體，其漏極與所述第十薄膜電晶體的漏極連線，柵極與所述第二信號輸入端連線，源極與所述低電壓信號輸入端連線；第十五薄膜電晶體，其漏極與所述第八薄膜電晶體的漏極連線，柵極與所述第二信號輸入端連線，源極與所述低電壓信號輸入端連線；第十六薄膜電晶體，其漏極與所述第六薄膜電晶體的漏極連線，柵極與所述第一信號輸入端連線，源極與所述低電壓信號輸入端連線。

7.根據權利要求6所述的移位暫存器單元，其特徵在於，所述第九薄膜電晶體的柵極和漏極以及第七薄膜電晶體的漏極與所述第一時鐘信號輸入端連線；或者，所述第九薄膜電晶體的柵極和漏極以及第七薄膜電晶體的漏極與所述第二時鐘信號輸入端連線。

8.根據權利要求7所述的移位暫存器單元，其特徵在於，還包括電容，所述電容的兩端分別與所述第三薄膜電晶體的柵極和源極連線。

9.根據權利要求7所述的移位暫存器單元，其特徵在於，所述第七薄膜電晶體溝道的寬長比和第八薄膜電晶體溝道的寬長比之間的比例為1/1～1/50；所述第九薄膜電晶體溝道的寬長比和第十薄膜電晶體溝道的寬長比之間的比例為1/1～1/50。

10.根據權利要求7所述的移位暫存器單元，其特徵在於，所述輸出模組包括：柵極驅動信號輸出端，與所述第三薄膜電晶體的源極連線，用於將所述處理模組生成的柵極驅動信號傳送出去；第一信號輸出端，與所述第七薄膜電晶體的源極連線，用於輸出第三信號給該移位暫存器單元的相鄰的上一個移位暫存器單元；第二信號輸出端，與所述第三薄膜電晶體的柵極和源極連線，用於輸出第四信號給該移位暫存器單元的相鄰的上一個移位暫存器單元。

11.一種顯示器用柵極驅動裝置，其特徵在於，包括順次連線的n+1個如權利要求1-10中任一權利要求所述的移位暫存器單元；n為自然數；除第一個移位暫存器單元和第n+1個移位暫存器單元之外，每個移位暫存器單元的輸出模組均和相鄰的上一個移位暫存器單元的輸入模組以及相鄰的下一個移位暫存器單元的輸入模組連線，每個移位暫存器單元輸出的柵極驅動信號均被傳送給相鄰的上一個移位暫存器單元，作為相鄰的上一個移位暫存器單元的復位信號；每個移位暫存器單元數輸出的柵極驅動信號均被傳送給相鄰的下一個移位暫存器單元，作為相鄰的下一個移位暫存器單元的幀起始信號；第一個移位暫存器單元的輸出模組與第二個移位暫存器單元的輸入模組連線，第一個移位暫存器單元輸出的柵極驅動信號被輸入到第二個移位暫存器單元，作為第二個移位暫存器單元的幀起始信號；最後一個移位暫存器單元的輸出模組與第n個移位暫存器單元的輸入模組連線，最後一個移位暫存器單元輸出的柵極驅動信號被傳送給第n個移位暫存器單元，作為第n個移位暫存器單元的復位信號；最後一個移位暫存器單元的輸出模組與自身的輸入模組連線，最後一個移位暫存器單元輸出的柵極驅動信號被傳送給自身的輸入模組，作為自身的復位信號。

12.根據權利要求11所述的顯示器用柵極驅動裝置，其特徵在於，除第一個移位暫存器單元和最後一個移位暫存器單元之外，每個移位暫存器單元的柵極驅動信號輸出端均和相鄰的上一個移位暫存器單元的復位信號輸入端以及相鄰的下一個移位暫存器單元的起始信號輸入端連線；第一個移位暫存器單元的柵極驅動信號輸出端與第二個移位暫存器單元的起始信號輸入端連線；第n+1個移位暫存器單元的柵極驅動信號輸出端分別和相鄰的第n個移位暫存器單元的復位信號輸入端以及自身的復位信號輸入端連線。

13.根據權利要求12所述的顯示器用柵極驅動裝置，其特徵在於，除第一個移位暫存器單元和第n+1個移位暫存器單元之外，每個移位暫存器單元的第一信號輸出端均和相鄰的上一個移位暫存器單元的第一信號輸入端連線，第二信號輸出端均和相鄰的上一個移位暫存器單元的第二信號輸入端連線，第一信號輸入端均和相鄰的下一個移位暫存器單元的第一信號輸出端連線，第二信號輸入端均和相鄰的下一個移位暫存器單元的第二信號輸出端連線；第一個移位暫存器單元的第一信號輸入端與第二個移位暫存器單元的第一信號輸出端連線，第二信號輸入端與第二個移位暫存器單元的第二信號輸出端連線；第n+1個移位暫存器單元的第一信號輸出端和第一信號輸入端均與第n個移位暫存器單元的第一信號輸入端連線，第二信號輸出端和第二信號輸入端均與第n個移位暫存器單元的第二信號輸入端連線。

14.根據權利要求12所述的顯示器用柵極驅動裝置，其特徵在於，如果n+1為偶數，那么：第i個移位暫存器單元的第一信號輸入端與第i+1個移位暫存器單元的第一信號輸出端連線，第i個移位暫存器單元的第二信號輸入端與第i+1個移位暫存器單元的第二信號輸出端連線；i為奇數，i∈[1，n]；第i個移位暫存器單元的第一信號輸出端與第i+1個移位暫存器單元的第一信號輸入端連線，第i個移位暫存器單元的第二信號輸出端與第i+1個移位暫存器單元的第二信號輸入端連線；如果n+1為奇數，那么：第i個移位暫存器單元的第一信號輸入端與第i+1個移位暫存器單元的第一信號輸出端連線，第i個移位暫存器單元的第二信號輸入端與第i+1個移位暫存器單元的第二信號輸出端連線；i為奇數，i∈[1，n-1]；第i個移位暫存器單元的第一信號輸出端與第i+1個移位暫存器單元的第一信號輸入端連線，第i個移位暫存器單元的第二信號輸出端與第i+1個移位暫存器單元的第二信號輸入端連線；第n+1個移位暫存器單元的第一信號輸入端和第一信號輸出端均與第n個移位暫存器單元的第一信號輸入端連線，第n+1個移位暫存器單元的第二信號輸入端和第二信號輸出端與第n個移位暫存器單元的第二信號輸入端連線。

15.根據權利要求13或14所述的顯示器用柵極驅動裝置，其特徵在於，對於第i個移位暫存器單元，第一時鐘信號輸入端用於輸入第一時鐘信號，第二時鐘信號輸入端用於輸入端輸入第二時鐘信號；對於第i+1個移位暫存器單元，第一時鐘信號輸入端用於輸入第一時鐘信號的反相信號，第二時鐘信號輸入端用於輸入第三時鐘信號。

16.一種液晶顯示器，其特徵在於，包括如權利要求11-15中任一權利要求所述顯示器用柵極驅動裝置。

實施方式

各種顯示器中都需要用到柵極驅動裝置，為了便於說明，《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》以下各實施例中主要以液晶顯示器為例來介紹，但是該發明提供的移位暫存器單元以及柵極驅動裝置不限於液晶顯示器，也能夠套用到其他各種顯示器中。

如圖1所示為該發明移位暫存器單元的結構示意圖，該移位暫存器單元包括輸入模組11、處理模組12和輸出模組13。輸入模組11用於輸入第二時鐘信號或者第三時鐘信號，並用於輸入幀起始信號、第一時鐘信號、低電壓信號、復位信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號；在一個幀間隔內，第二時鐘信號與第一時鐘信號的反相信號相同，第三時鐘信號保持低電平；在相鄰的下一個幀間隔內，第三時鐘信號與第一時鐘信號相同，第二時鐘信號保持低電平；一個幀間隔包括一幀或多幀的顯示時間。處理模組12與輸入模組11連線，包括至少二個薄膜電晶體，用於根據輸入模組11輸入的第二時鐘信號或者第三時鐘信號，並根據幀起始信號、第一時鐘信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號，生成柵極驅動信號，並且使得至少二個薄膜電晶體形成的至少一個第一結點處的電平，在輸入模組11輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平。輸出模組13與處理模組12連線，用於將處理模組12生成的柵極驅動信號傳送出去。

如圖2所示為《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》移位暫存器單元第一實施例的結構示意圖，該實施例中，處理模組12包括柵極驅動信號生成單元121和電平控制單元122。柵極驅動信號生成單元121與輸入模組11連線，包括至少二個薄膜電晶體，用於根據輸入模組11輸入的第二時鐘信號或者第三時鐘信號，並根據幀起始信號、第一時鐘信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號，生成柵極驅動信號。電平控制單元122與柵極驅動信號生成單元121連線，用於使得柵極驅動信號生成單元121中的至少二個薄膜電晶體形成的至少一個第一結點處的電平，在輸入模組11輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平。

如圖3a所示為《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》移位暫存器單元第二實施例的結構示意圖，該實施例中，輸入模組包括起始信號輸入端（INPUT-1）、第一時鐘信號輸入端（CLK1IN）、第二時鐘信號輸入端（CLK2IN）、第一信號輸入端（PDNIN）、第二信號輸入端（PUNIN）、低電壓信號輸入端（VSSIN）和復位信號輸入端（RESETIN）。起始信號輸入端（INPUT-1）用於輸入幀起始信號。第一時鐘信號輸入端（PDNIN）用於輸入第一時鐘信號。第二時鐘信號輸入端（CLK2IN）用於輸入第二時鐘信號或第三時鐘信號。第一信號輸入端（PDNIN）用於輸入該移位暫存器單元的相鄰的下一個移位暫存器單元輸入的第一信號。第二信號輸入端（PUNIN）用於輸入該移位暫存器單元的相鄰的下一個移位暫存器單元輸入的第二信號。低電壓信號輸入端（VSSIN）用於輸入低電壓信號。復位信號輸入端（RESETIN）用於輸入復位信號。

輸出模組包括柵極驅動信號輸出端（OUT）、第一信號輸出端（PDLOUT）、第二信號輸出端（PULOUT）。柵極驅動信號輸出端（OUT）用於將處理模組生成的柵極驅動信號傳送出去。第一信號輸出端（PDLOUT）用於輸出第三信號給該移位暫存器單元的相鄰的上一個移位暫存器單元。第二信號輸出端（PULOUT）用於輸出第四信號給該移位暫存器單元的相鄰的上一個移位暫存器單元。

柵極驅動信號生成單元包括第一薄膜電晶體T1、第二薄膜電晶體T2、第三薄膜電晶體T3、第四薄膜電晶體T4、第五薄膜電晶體T5、第六薄膜電晶體T6、第七薄膜電晶體T7、第八薄膜電晶體T8、第九薄膜電晶體T9、第十薄膜電晶體T10、第十一薄膜電晶體T11和第十二薄膜電晶體T12。

第一薄膜電晶體T1的柵極和漏極均與起始信號輸入端（INPUT-1）連線；第二薄膜電晶體T2的漏極與第一薄膜電晶體T1的源極連線，第二薄膜電晶體T2的柵極與復位信號輸入端（RESETIN）連線，第二薄膜電晶體T2的源極與低電壓信號輸入端（VSSIN）連線；第三薄膜電晶體T3的漏極與第一時鐘信號輸入端（CLK1IN）連線，第三薄膜電晶體T3的柵極和源極與第二信號輸出端（PULOUT）連線，第三薄膜電晶體T3的源極還與自身的柵極和柵極驅動信號輸出端（OUT）連線；第四薄膜電晶體T4的柵極與復位信號輸入端（RESETIN）連線，第四薄膜電晶體T4的漏極與第三薄膜電晶體T3的源極連線，第四薄膜電晶體T4的源極與低電壓信號輸入端（VSSIN）連線；第五薄膜電晶體T5的漏極與第一薄膜電晶體T1的源極連線，第五薄膜電晶體T5的源極與低電壓信號輸入端（VSSIN）連線；第六薄膜電晶體T6的漏極與第三薄膜電晶體T3的源極連線，第六薄膜電晶體T6的源極與低電壓信號輸入端（VSSIN）連線；第七薄膜電晶體T7的源極分別與第五薄膜電晶體T5的柵極、第六薄膜電晶體T6的柵極以及第一信號輸出端（PDLOUT）連線；第八薄膜電晶體T8的柵極與第一薄膜電晶體T1的源極連線，第八薄膜電晶體T8的漏極與第七薄膜電晶體T7的源極連線，第八薄膜電晶體T8的源極與低電壓信號輸入端（VSSIN）連線；第九薄膜電晶體T9的源極與第七薄膜電晶體T7的柵極連線；第十薄膜電晶體T10的柵極與第一薄膜電晶體T1的源極連線，第十薄膜電晶體T10的漏極與第九薄膜電晶體T9的源極連線，第十薄膜電晶體T10的源極與低電壓信號輸入端（VSSIN）連線。第十一薄膜電晶體T11的源極與起始信號輸入端（INPUT-1）連線，漏極與第一薄膜電晶體T1的源極連線，柵極與第二時鐘信號輸入端（CLK2IN）連線。第十二薄膜電晶體T12的漏極與第三薄膜電晶體T3的源極連線，源極與低電壓信號輸入端（VSSIN）連線，柵極與第二時鐘信號輸入端（CLK2IN）連線。第一薄膜電晶體T1的源極、第二薄膜電晶體T2的漏極、第五薄膜電晶體T5的漏極、第十薄膜電晶體T10的柵極、第八薄膜電晶體T8的柵極和第三薄膜電晶體T3的柵極的匯聚處形成第二結點，《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》的各實施例中把第二結點稱為PU結點；第七薄膜電晶體T7的源極、第八薄膜電晶體T8的漏極、第五薄膜電晶體T5的柵極和第六薄膜電晶體T6的柵極的匯聚處形成第一結點，該發明的各實施例中把第一結點稱為PD結點；第九薄膜電晶體T9的源極和第七薄膜電晶體T7的柵極的匯聚處形成第三結點，該發明的各實施例中把第三結點稱為PD_CN結點。

圖3a中，電平控制單元包括第十三薄膜電晶體T13、第十四薄膜電晶體T14、第十五薄膜電晶體T15和第十六薄膜電晶體T16。

第十三薄膜電晶體T13的柵極與第一信號輸入端（PDNIN）連線，漏極與第五薄膜電晶體T5的漏極和第一薄膜電晶體T1的源極連線，源極與低電壓信號輸入端（VSSIN）連線。第十四薄膜電晶體T14的柵極與第二信號輸入端（PUNIN）連線，漏極與第十薄膜電晶體T10的漏極和第九薄膜電晶體T9的源極連線，源極與低電壓信號輸入端（VSSIN）連線。第十五薄膜電晶體T15的柵極與第二信號輸入端（PUNIN）連線，漏極與第八薄膜電晶體T8的漏極和第七薄膜電晶體T7的源極連線，源極與低電壓信號輸入端（VSSIN）連線。第十六薄膜電晶體T16的柵極與第一信號輸入端（PDNIN）連線，漏極與第六薄膜電晶體T6的漏極和第三薄膜電晶體T3的源極連線，源極與低電壓信號輸入端（VSSIN）連線。

如圖4所示為《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》顯示器用柵極驅動裝置的結構示意圖，該裝置包括順次連線的n+1個移位暫存器單元，這n+1個移位暫存器單元分別標記為SR₁、SR₂、......、SR_n+1，除第一個移位暫存器單元SR₁和第n+1個移位暫存器單元SR_n+1之外，每個移位暫存器單元的輸出模組13均和相鄰的上一個移位暫存器單元的輸入模組11以及相鄰的下一個移位暫存器單元的輸入模組11連線，每個移位暫存器單元輸出的柵極驅動信號均被傳送給相鄰的上一個移位暫存器單元，作為相鄰的上一個移位暫存器單元的復位信號；每個移位暫存器單元數輸出的柵極驅動信號均被傳送給相鄰的下一個移位暫存器單元，作為相鄰的下一個移位暫存器單元的幀起始信號；第一個移位暫存器單元SR₁的輸出模組13與第二個移位暫存器單元SR₂的輸入模組11連線，第一個移位暫存器單元SR₁輸出的柵極驅動信號被輸入到第二個移位暫存器單元SR₂，作為第二個移位暫存器單元SR₂的幀起始信號；最後一個移位暫存器單元SR_n+1的輸出模組13與第n個移位暫存器單元SR_n的輸入模組11連線，最後一個移位暫存器單元SR_n+1輸出的柵極驅動信號被傳送給第n個移位暫存器單元SR_n，作為第n個移位暫存器單元SR_n的復位信號；最後一個移位暫存器單元SR_n+1的輸出模組13與自身的輸入模組11連線，最後一個移位暫存器單元SR_n+1輸出的柵極驅動信號被傳送給自身的輸入模組11，作為自身的復位信號。

如圖5a所示為《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》顯示器用柵極驅動裝置第一實施例的結構示意圖。該實施例中包括n+1個如圖3a所示的移位暫存器單元，除第一個移位暫存器單元SR₁和最後一個移位暫存器單元SR_n+1之外，每個移位暫存器單元的柵極驅動信號輸出端（OUT）均和相鄰的上一個移位暫存器單元的復位信號輸入端（RETSETIN）以及相鄰的下一個移位暫存器單元的起始信號輸入端（INPUT-1）連線，第一個移位暫存器單元SR₁的柵極驅動信號輸出端（OUT）與第二個移位暫存器單元SR₂的起始信號輸入端（INPUT-1）連線，第n+1個移位暫存器單元SR_n+1的柵極驅動信號輸出端（OUT）分別和相鄰的第n個移位暫存器單元SR_n的復位信號輸入端（RETSETIN）以及自身的復位信號輸入端（RETSETIN）連線。除第一個移位暫存器單元SR₁和最後一個移位暫存器單元SR_n+1之外，每個移位暫存器單元的第一信號輸出端（PDLOUT）均與相鄰的上一個移位暫存器單元的第一信號輸入端（PDNIN）連線，第二信號輸出端（PULOUT）均與相鄰的上一個移位暫存器單元的第二信號輸入端（PUNIN）連線，第一信號輸入端（PDNIN）均與相鄰的下一個移位暫存器單元的第一信號輸出端（PDLOUT）連線，第二信號輸入端（PUNIN）均與相鄰的下一個移位暫存器單元的第二信號輸出端（PULOUT）連線。第一個移位暫存器單元SR₁的第一信號輸入端（PDNIN）與第二個移位暫存器單元SR₂的第一信號輸出端（PDLOUT）連線，第二信號輸入端（PUNIN）與第二個移位暫存器單元SR₂的第二信號輸出端（PULOUT）連線。第n+1個移位暫存器單元SR_n+1的第一信號輸出端（PDLOUT）和第一信號輸入端（PDNIN）均與第n個移位暫存器單元SR_n的第一信號輸入端（PDNIN）連線，第二信號輸出端（PULOUT）和第二信號輸入端（PUNIN）與第n個移位暫存器單元SR_n的第二信號輸入端（PUNIN）連線。

結合圖3a和圖5a可以看出顯示器用柵極驅動裝置中各個移位暫存器單元的連線關係，下面介紹單個移位暫存器單元中輸入和輸出的信號之間的時序關係，以及顯示器用柵極驅動裝置中輸入和輸出的信號之間的時序關係。

如圖5b所示為圖5a所示的顯示器用柵極驅動裝置的輸入和輸出信號的時序圖，圖5b中是一種液晶顯示器的柵極驅動裝置的輸入和輸出信號的時序圖，其他的顯示器的柵極驅動裝置的輸入和輸出信號的時序圖類似，可以參照液晶顯示器的柵極驅動裝置的原理來理解。STV為幀起始信號，STV輸入到第一個移位暫存器單元SR₁的起始信號輸入端（INPUT-1），其餘的移位暫存器單元的起始信號輸入端（INPUT-1）均與相鄰的上一個移位暫存器單元的柵極驅動信號輸出端（OUT）連線，也就是說，其餘的移位暫存器單元的起始信號輸入端（INPUT-1）輸入的是相鄰的上一個移位暫存器單元輸出的柵極驅動信號（OUTPUT），一個移位暫存器單元輸出的柵極驅動信號作為相鄰的下一個移位暫存器單元的幀起始信號。在圖5b中，INPUT是輸入到除了第一個移位暫存器單元SR₁之外的其餘各個移位暫存器單元的起始信號輸入端（INPUT-1）中輸入的信號。每個移位暫存器單元輸出一個柵極驅動信號（OUTPUT），用於驅動液晶顯示器的一行柵線。低電壓信號（VSS）（圖5b中未示出VSS）輸入到每個移位暫存器單元的低電壓信號輸入端（VSSIN），第i個移位暫存器單元SR_i的第一時鐘信號輸入端（CLK1IN）輸入第一時鐘信號（CLK1），第二時鐘信號輸入端（CLK2IN）輸入第二時鐘信號（CLK2），其中，i為奇數，如果n+1是奇數，那么i＝1、3、5、……、n+1，如果i是偶數，那么i＝1、3、5、……、n。第i+1個移位暫存器單元SR_i+1的第一時鐘信號輸入端（CLK1IN）輸入第一時鐘信號的反相信號（CLK1B），第三時鐘信號輸入端（CLK2IN）輸入第三時鐘信號（CLK3）。

如圖3b所示為圖5a中第三個移位暫存器單元SR₃中輸入和輸出信號的時序圖，圖3b中是一種液晶顯示器的柵極驅動裝置的輸入和輸出信號的時序圖，其他的顯示器的柵極驅動裝置的輸入和輸出信號的時序圖類似，可以參照液晶顯示器的柵極驅動裝置的原理來理解。起始信號輸入端（INPUT-1）輸入信號（INPUT），第一時鐘信號輸入端（CLKIN）輸入第一時鐘信號（CLK1），第二時鐘信號輸入端（CLK2IN）輸入第二時鐘信號（CLK2），低電壓信號輸入端（VSSIN）輸入低電壓信號（VSS），復位信號輸入端（RESETIN）輸入復位信號（RESET），柵極驅動信號輸出端（OUT）輸出柵極驅動信號（OUTPUT）。圖3b中沒有示出低電壓信號（VSS），低電壓信號（VSS）是一個一直保持低電壓的信號。第四個移位暫存器單元SR₄的第一信號輸出端（PDLOUT）輸出信號（PDN），該信號（PDN）被輸入到第三個移位暫存器SR₃的第一信號輸入端（PDLIN）中，可以看作是第一信號。第四個移位暫存器SR₄的第二信號輸出端（PULOUT）輸出信號（PUN），該信號（PUN）被輸入到第三個移位暫存器SR₃的第二信號輸入端（PUNIN）中，可以看作是第二信號。第三個移位暫存器SR₃的第一信號輸出端（PDLOUT）輸出的信號（PDL）被輸入到第二個移位暫存器SR₂的第一信號輸入端（PDNIN）中，可以看作是第三信號。第三個移位暫存器SR₃的第二信號輸出端（PULOUT）輸出的信號（PUL）被輸入到第二個移位暫存器SR₂的第二信號輸入端（PUNIN）中，可以看作是第四信號。

就第三個移位暫存器SR₃來說，第二時鐘信號輸入端（CLK2IN）中輸入的是第二時鐘信號（CLK2），但是由於第三個移位暫存器SR₃還需要輸入第四個移位暫存器SR₄生成的信號（包括PDN和PUN），而信號（包括PDN和PUN）的生成依賴於第三時鐘信號（CLK3），所以，在圖3b中，一併示出了第三時鐘信號CLK3。

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》中將幀間隔用T_hold表示，幀間隔包括一幀或多幀的顯示時間，也就是說幀間隔等於幀起始信號（STV）信號的一個上升沿的起始時刻至其後某個上升沿的起始時刻之間的間隔，T_hold一般是掃描顯示器的一幀圖像的時間間隔的整數倍，最小為一倍，多則為幾十甚至上百倍。從圖5b中可以看出，在不同的幀間隔內，第二時鐘信號（CLK2）和第三時鐘信號（CLK3）的形狀是不同的。圖5b和圖3b中示出了相鄰的兩個幀間隔，分別是Th1和Th2。

從圖3b中可以看出，在Th1內，第二時鐘信號（CLK2）與第一時鐘信號的反相信號（CLK1B）相同，在Th2內，第二時鐘信號（CLK2）保持低電平。在Th1內，第三時鐘信號（CLK3）保持低電平，在Th2內，第三時鐘信號（CLK3）與第一時鐘信號（CLK1）相同。

如圖5c為圖5b的簡化時序圖，從圖5c中可以更清楚地看出第二時鐘信號（CLK2）、第三時鐘信號（CLK3）和幀起始信號（STV）之間的關係。

下面結合圖3a和3b來說明《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》實施例中移位暫存器單元的工作原理。

在該發明實施例中，儘管幀間隔可以包括一個或多個幀的顯示時間，但是，一旦確定幀間隔的長度之後，每個幀間隔的長度就都是相同的。即，圖3b中Th1和Th2的長度是相同的。

從Th1中取出五個階段，分別標記為I-1、I-2、I-3、I-4和I-5。從Th2中取出五個階段，分別標記為II-1、II-2、II-3、II-4和II-5。

（一）在Th1內

結合圖3a和圖5a的結構可以看出，在Th1的時間間隔內，第三時鐘信號（CLK3）保持低電平，所以第三個移位暫存器SR₃輸入的信號（PDN）保持低電平，第三個移位暫存器SR₃中的第十三薄膜電晶體T13和第十四薄膜電晶體T14保持截止。

1、在第I-1階段

信號（INPUT）為高電平，復位信號（RESET）為低電平，第一薄膜電晶體T1導通，PU結點處的信號為高電平，也就是說，第三個移位暫存器SR₃輸出的信號（PUL）為高電平。由於PU結點處的信號為高電平，所以第三薄膜電晶體T3、第八薄膜電晶體T8和第十薄膜電晶體T10導通。

信號（PUN）為低電平，第十五薄膜電晶體T15和第十四薄膜電晶體T14截止。

第一時鐘信號（CLK1）為低電平，第二時鐘信號（CLK2）為高電平，第七薄膜電晶體T7、第九薄膜電晶體T9、第十一薄膜電晶體T11和第十二薄膜電晶體T12導通。通過設定第七薄膜電晶體T7的溝道的寬長比和第八薄膜電晶體的溝道的寬長比之間的比例，以及第九薄膜電晶體T9的溝道的寬長比和第十薄膜電晶體的溝道的寬長比之間的比例，可以使得PD節點處的信號為低電平，這樣第五薄膜電晶體T5和第六薄膜電晶體T6截止。第七薄膜電晶體T7的溝道的寬長比和第八薄膜電晶體T8的溝道的寬長比之間的比例可以為1/1～1/50，第九薄膜電晶體T9的溝道的寬長比和第十薄膜電晶體T10的溝道的寬長比之間的比例可以為1/1～1/50。

復位信號（RESET）為低電平，第二薄膜電晶體T2和T4截止，所以柵極驅動信號（OUTPUT）為低電平，信號（PDL）為低電平，信號（PUL）為高電平。

2、在第I-2階段

信號（INPUT）變為低電平，第一薄膜電晶體T1截止，復位信號（RESET）為低電平，PU節點處的信號保持高電平，也就是說，第三個移位暫存器單元SR₃輸出的信號（PUL）仍為高電平。由於PU節點處的信號保持高電平，所以第三薄膜電晶體T3、第八薄膜電晶體T8和第十薄膜電晶體T10保持導通。

信號（PUN）為高電平，所以第十四薄膜電晶體T14和第十五薄膜電晶體T15導通。

第二時鐘信號（CLK2）為低電平，第七薄膜電晶體T7、第九薄膜電晶體T9、第十一薄膜電晶體T11和第十二薄膜電晶體T12截止，PD結點處的信號保持低電平，這樣第五薄膜電晶體T5和第六薄膜電晶體T6保持截止。

復位信號（RESET）為低電平，第二薄膜電晶體T2和第四薄膜電晶體T4保持截止。

第一時鐘信號（CLK1）為高電平，第三薄膜電晶體T3導通，所以柵極驅動信號（OUTPUT）為高電平。信號（PUL）為高電平，信號（PDL）為低電平。

3、在第I-3階段

信號（INPUT）為低電平，復位信號（RESET）為高電平，第二薄膜電晶體T2和第四薄膜電晶體T4導通，PU結點處的信號變為低電平，這樣第三薄膜電晶體T3、第八薄膜電晶體T8和第十薄膜電晶體T10截止。

信號（PUN）為高電平，第十四薄膜電晶體T14和第十五薄膜電晶體T15保持導通。

第二時鐘信號（CLK2）為高電平，第七薄膜電晶體T7、第九薄膜電晶體T9、第十一薄膜電晶體T11和第十二薄膜電晶體T12導通，但是此時信號（PUN）為高電平，則第十四薄膜電晶體T14和第十五薄膜電晶體T15導通，通過設定第九薄膜電晶體T9和第十四薄膜電晶體T14的寬長比的比例，以及第七薄膜電晶體T7和第十五薄膜電晶體T15的寬長比的比例，例如寬長比的比例可以是1/1～1/50，使得PD結點處的信號仍然保持低電平，這樣第五薄膜電晶體和第六薄膜電晶體保持截止。

第一時鐘信號（CLK1）為低電平，而第二薄膜電晶體T2和第四薄膜電晶體T4導通，由於第二薄膜電晶體T2和第四薄膜電晶體T4的源極與低電壓信號輸入端（VSSIN）連線，所以柵極驅動信號（OUTPUT）變為低電平。信號（PDL）保持低電平，信號（PUL）變為低電平。

4、在第I-4階段

信號（INPUT）為低電平，第一薄膜電晶體T1保持截止。復位信號（RESET）為低電平，PU結點處的信號為低電平，也就是說，第三個移位暫存器單元SR₃輸出的信號（PUL）為低電平。由於PU結點處的信號為低電平，所以第八薄膜電晶體T8和第十薄膜電晶體T10截止。

信號（PUN）為低電平，第十四薄膜電晶體T14和第十五薄膜電晶體T15截止。

第二時鐘信號（CLK2）為低電平，第七薄膜電晶體T7、第九薄膜電晶體T9、第十一薄膜電晶體T11和第十二薄膜電晶體T12截止，PD結點處的信號保持低電平，這樣第五薄膜電晶體T5和第六薄膜電晶體T6截止。

復位信號（RESET）為低電平，第二薄膜電晶體T2和第四薄膜電晶體T4截止，柵極驅動信號（OUTPUT）保持低電平。信號（PUL）為低電平，信號（PDL）為低電平。

5、在第I-5階段

信號（INPUT）為低電平，第一薄膜電晶體T1截止。復位信號（RESET）為低電平，PU結點處的信號保持低電平，第八薄膜電晶體T8和第十薄膜電晶體T10保持截止。

信號（PUN）為低電平，第十四薄膜電晶體T14和第十五薄膜電晶體T15保持截止。

第二時鐘信號（CLK2）為高電平，第七薄膜電晶體T7、第九薄膜電晶體T9、第十一薄膜電晶體T11和第十二薄膜電晶體T12導通，PD結點處的信號為高電平，這樣第五薄膜電晶體T5和第六薄膜電晶體T6導通。

復位信號（RESET）為低電平，第二薄膜電晶體T2和第四薄膜電晶體T4截止，柵極驅動信號（OUTPUT）保持低電平。

圖3b中僅畫出了移位暫存器單元的部分時序圖，顯示器每顯示一幀圖像，控制某一行液晶像素的移位暫存器單元都會輸出一個高電平的柵極驅動信號，信號（INPUT）、復位信號（RESET）、第一時鐘信號（CLK1）和第二時鐘信號（CLK2）都會重複一次I-1、I-2、I-3階段的時序，在顯示器顯示一幀圖像的時間中，除I-1、I-2、I-3階段之外的其餘時間，信號（INPUT）、復位信號（RESET）、第一時鐘信號（CLK1）和第二時鐘信號（CLK2）都會重複與I-4和I-5階段相同的時序。

（二）在Th2內

結合圖3a和圖5a的結構可以看出，在Th2內，第二時鐘信號（CLK2）保持低電平，所以第五薄膜電晶體T5、第六薄膜電晶體T6、第七薄膜電晶體T7、第九薄膜電晶體T9、第十一薄膜電晶體T11和第十二薄膜電晶體T12保持截止，PD結點處的信號保持低電平，第三薄膜電晶體SR3輸出的信號（PDL）也保持低電平。

1、在第II-1階段

信號（INPUT）為高電平，復位信號（RESET）為低電平，第一薄膜電晶體T1導通，PU結點處的信號為高電平，也就是說，第三個移位暫存器單元SR₃輸出的信號（PUL）為高電平。由於PU結點處的信號為高電平，所以第三薄膜電晶體T3、第八薄膜電晶體T8和第十薄膜電晶體T10導通。

信號（PUN）為低電平，第十五薄膜電晶體T15和第十四薄膜電晶體T14截止。

信號（PDN）為低電平，第十三薄膜電晶體T13和第十六薄膜電晶體T16截止。

復位信號（RESET）為低電平，第二薄膜電晶體T2和T4截止，並且第一時鐘信號（CLK1）為低電平，所以柵極驅動信號（OUTPUT）為低電平。信號（PDL）為低電平，信號（PUL）為高電平。

2、在第II-2階段

信號（INPUT）變為低電平，第一薄膜電晶體T1截止，復位信號（RESET）為低電平，PU節點處的信號保持高電平，也就是說，第三個移位暫存器單元SR3輸出的信號（PUL）為高電平。由於PU結點處的信號保持高電平，所以第三薄膜電晶體T3、第八薄膜電晶體T8和第十薄膜電晶體T10保持導通。

信號（PUN）為高電平，所以第十四薄膜電晶體T14和第十五薄膜電晶體T15導通。

信號（PDN）為低電平，第十三薄膜電晶體T13和第十六薄膜電晶體T16保持截止。

復位信號（RESET）為低電平，第二薄膜電晶體T2和第四薄膜電晶體T4保持截止。

第一時鐘信號（CLK1）為高電平，第三薄膜電晶體T3導通，所以柵極驅動信號（OUTPUT）為高電平。信號（PUL）為高電平，信號（PDL）為低電平。

3、在第II-3階段

信號（PUN）為高電平，第十四薄膜電晶體T14和第十五薄膜電晶體T15保持導通。

信號（PDN）為低電平，第十三薄膜電晶體T13和第十六薄膜電晶體T16保持截止。

4、在第II-4階段

信號（PUN）為低電平，第十四薄膜電晶體T14和第十五薄膜電晶體T15截止。

信號（PDN）為高電平，第十三薄膜電晶體T13和第十六薄膜電晶體T16導通。

復位信號（RESET）為低電平，第二薄膜電晶體T2和第四薄膜電晶體T4截止，柵極驅動信號（OUTPUT）保持低電平。信號（PUL）為低電平，信號（PDL）為低電平）。

5、在第II-5階段

信號（PUN）為低電平，第十四薄膜電晶體T14和第十五薄膜電晶體T15保持截止。

復位信號（RESET）為低電平，第二薄膜電晶體T2和第四薄膜電晶體T4截止，柵極驅動信號（OUTPUT）保持低電平。

圖3b中僅畫出了移位暫存器單元的部分時序圖，顯示器每顯示一幀圖像，控制某一行液晶像素的移位暫存器單元都會輸出一個高電平的柵極驅動信號，信號（INPUT）、復位信號（RESET）、第一時鐘信號（CLK1）和第二時鐘信號（CLK2）都會重複一次II-1、II-2、II-3階段的時序，在顯示器顯示一幀圖像的時間中，除II-1、II-2、II-3階段之外的其餘時間，信號（INPUT）、復位信號（RESET）、第一時鐘信號（CLK1）和第二時鐘信號（CLK2）都會重複與II-4和II-5階段相同的時序。

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》實施例提供的移位暫存器單元中，在Th2內，即在第二時鐘信號CLK2保持低電平的幀間隔內，PD結點處的信號一直保持低電平，這樣柵極與PD結點連線的第五薄膜電晶體T5和第六薄膜電晶體T6導通的時間就會縮短，從而可以延長第五薄膜電晶體T5和第六薄膜電晶體T6的壽命。

圖3b中示出了第三個移位暫存器單元SR₃的輸入和輸出信號的時序圖，對於其他的移位暫存器單元，如果第二時鐘信號輸入端（CLK2IN）輸入的是第三時鐘信號，那么在第三時鐘信號保持低電平的幀間隔內，PD結點處的信號保持低電平，這樣柵極與PD結點連線的第五薄膜電晶體T5和第六薄膜電晶體T6導通的時間就會縮短，從而可以延長第五薄膜電晶體T5和第六薄膜電晶體T6的壽命。其餘各個移位暫存器單元的輸入和輸出信號的時序圖與圖3b類似，不再贅述。

如圖6a所示為該發明移位暫存器單元第三實施例的結構示意圖，如圖6b所示為圖6a中的移位暫存器單元的輸入和輸出信號的時序圖。該實施例與如圖3a所示的第二實施例的區別之處在於：增加了電容C1，該電容C1的一端與第三薄膜電晶體T3的源極連線，另一端與第三薄膜電晶體T3的柵極連線。圖6b所示的時序圖與圖3b所示的時序圖的區別之處在於：在第I-2階段和II-2階段，由於電容C1的耦合作用，圖6b中PU結點處的信號的電平要比圖3b中高。

如圖7所示為該發明移位暫存器單元第四實施例的結構示意圖。該實施例與如圖3a所示的第二實施例的區別之處在於：圖7所示第四實施例的移位暫存器單元中，第九薄膜電晶體T9的柵極和漏極、第七薄膜電晶體T7的漏極均與第一時鐘信號輸入端（CLK1IN）連線，而圖3a中，第九薄膜電晶體T9的柵極和漏極、第七薄膜電晶體T7的漏極均與第二時鐘信號輸入端（CLK2IN）連線。

如圖3a所示的移位暫存器單元中，在第I-2和第II-2階段，第一時鐘信號（CLK）和PU節點處輸出的信號同時為高電平，但是由於第九薄膜電晶體T9的柵極與第二時鐘信號輸入端（CLK2IN）連線，第九薄膜電晶體T9截止。第七薄膜電晶體T7的柵極與PD_CN結點連線，而PD_CN結點處的信號在第I-2階段也為低電平，所以第七薄膜電晶體T7截止。第八薄膜電晶體T8和第十薄膜電晶體T10在第I-2階段導通，第八薄膜電晶體T8的源極和第十薄膜電晶體T10的源極均連線低電壓信號輸入端（CLKBIN），所以第八薄膜電晶體T8和第十薄膜電晶體T10的源極處為低電平。在第I-2階段，第二時鐘信號（CLK2）為低電平，這樣第九薄膜電晶體T9的漏極和第十薄膜電晶體T10的源極均為低電平，所以第九薄膜電晶體T9和第十薄膜電晶體T10中不會產生漏電流，第七薄膜電晶體T7的漏極和第八薄膜電晶體T8的源極均為低電平，所以第七薄膜電晶體T7和第八薄膜電晶體T8中也不會產生漏電流。這樣，可以減小移位暫存器單元的功耗。

如圖7所示的移位暫存器單元中，在第I-2和第II-2階段，第一時鐘信號（CLK1）和PU節點處輸出的信號同時為高電平，第七薄膜電晶體T7、第八薄膜電晶體T8、第九薄膜電晶體T9和第十薄膜電晶體T10同時導通，產生的漏電流較大，移位暫存器單元產生的功耗也稍大。

如圖7所示的移位暫存器單元中，也可以增加電容，電容的兩端分別連線第三薄膜電晶體的柵極和源極。

下面結合圖5a和圖5b描述《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》提供的顯示器用柵極驅動裝置的工作原理。

以液晶顯示器為例，液晶顯示器採用逐行掃描的方式，同一行中與液晶像素串聯的薄膜電晶體的柵極均與同一移位暫存器單元相連，顯示器用柵極驅動裝置中的移位暫存器單元可以控制處於同行中的全部薄膜電晶體的導通和截止。

假設液晶顯示器面板中有n行液晶像素，參見圖5b所示時序圖，在Th1內，在第一階段幀起始信號輸入到第一個移位暫存器單元SR₁的起始信號輸入端（INPUT-1）；第二階段，第一個移位暫存器單元SR₁的柵極驅動信號輸出端（OUT）輸出高電平的柵極驅動信號（OUTPUT₁），同時該高電平的柵極驅動信號（OUTPUT₁）輸入到第二個移位暫存器單元SR₂的起始信號輸入端（INPUT-1）；第三階段，第二個移位暫存器單元SR₂的柵極驅動信號輸出端（OUT）輸出高電平的柵極驅動信號（OUTPUT₂），以此類推，每個移位暫存器單元依次輸出高電平的柵極驅動信號，用於控制與該移位暫存器單元相連的同一行薄膜電晶體的導通，原理同第二、三階段；到第四階段，第n個移位暫存器單元SR_n輸出高電平的柵極驅動信號（OUTPUT_n），同時第n個移位暫存器單元SR_n輸出的柵極驅動信號（OUTPUT_n）作為第n+1個移位暫存器單元SR_n+1的起始信號輸入端（INPUT-1）的輸入信號；第五階段，第n+1個移位暫存器單元SR_n+1輸出高電平的信號（OUTPUT_n+1），該柵極驅動信號（OUTPUT_n+1）不用於驅動負載，即第n+1個移位暫存器單元SR_n+1不負責驅動一行薄膜電晶體，其輸出的高電平的信號（OUTPUT_n+1）用作第n個移位暫存器單元SR_n和其自身的復位信號。

如圖5a所示的顯示器用柵極驅動裝置中可以包括如圖3a、圖6a和如圖7所示的移位暫存器單元。

如圖8所示為《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》顯示器用柵極驅動裝置第二實施例的結構示意圖，該實施例與如圖5a所示的第一實施例的區別之處在於：該實施例中各個移位暫存器單元的第一信號輸入端、第一信號輸出端、第二信號輸入端和第二信號輸出端與其餘移位暫存器單元的連線方式與如圖5a所示的實施例不同，該實施例中，每兩個移位暫存器單元組成一組，一組中的兩個移位暫存器單元的各個信號輸入端和輸出端之間存在連線關係。具體的連線關係如下：

第i個移位暫存器單元SR_i的第一信號輸入端（PDNIN）與第i+1個移位暫存器單元SR_i+1的第一信號輸出端（PDLOUT）連線，第i個移位暫存器單元SR_i的第二信號輸入端（PUNIN）與第i+1個移位暫存器單元SR_i+1的第二信號輸出端（PULOUT）連線。其中，i為奇數，i∈[1，n]。第i個移位暫存器單元SR_i的第一信號輸出端（PDLOUT）與第i-1個移位暫存器單元SR_i-1的第一信號輸入端（PDNIN）連線，第i個移位暫存器單元SR_i的第二信號輸出端（PULOUT）與第i-1個移位暫存器單元SR_i-1的第二信號輸入端（PUNIN）連線。

如圖9所示為該發明顯示器用柵極驅動裝置第三實施例的結構示意圖，該實施例與如圖9所示的第三實施例的區別之處在於：該實施例中，n+1為奇數，所以最後一個移位暫存器單元的各個信號輸入端和信號輸出端的連線關係與圖9所示的實施例不同，具體的連線關係如下：

第i個移位暫存器單元SR_i的第一信號輸入端（PDNIN）與第i+1個移位暫存器單元SR_i+1的第一信號輸出端（PDLOUT）連線，第i個移位暫存器單元SR_i的第二信號輸入端（PUNIN）與第i+1個移位暫存器單元的第二信號輸出端（PULOUT）連線。其中，i∈[1，n-1]。第i個移位暫存器單元SR_i的第一信號輸出端（PDLOUT）與第i-1個移位暫存器單元SR_i-1的第一信號輸入端（PDNIN）連線，第i個移位暫存器單元SR_i的第二信號輸出端（PULOUT）與第i-1個移位暫存器單元SR_i-1的第二信號輸入端（PUNIN）連線。第n+1個移位暫存器單元SR_n+1的第一信號輸入端（PDNIN）和第一信號輸出端（PDLOUT）均與第n個移位暫存器單元SR_n的第一信號輸入端（PDNIN）連線，第n+1個移位暫存器單元SR_n+1的第二信號輸入端（PUNIN）和第二信號輸出端（PULOUT）與第n個移位暫存器單元SR_n的第二信號輸入端（PUNIN）連線。

圖5a、圖8和圖9中的第n+1移位暫存器單元SR_n+1不用於驅動負載，可以看作是冗餘移位暫存器單元。圖5a、圖8和圖9中的所示的柵極驅動裝置中，只包括一個冗餘移位暫存器單元，實際上，還可以包括更多個冗餘移位暫存器單元，各個冗餘移位暫存器單元可以組合起來保證顯示器用柵極驅動裝置更可靠地復位。

《移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器》還提供一種液晶顯示器，可以包括如前述各實施例所述的顯示器用柵極驅動裝置。

該發明提供的移位暫存器單元、顯示器用柵極驅動裝置及液晶顯示器，處理模組除了根據輸入模組輸入的第二時鐘信號或者第三時鐘信號，並根據幀起始信號、第一時鐘信號和相鄰的下一個移位暫存器單元傳送的第一信號和第二信號，生成柵極驅動信號之外，還能夠使得至少二個薄膜電晶體形成的至少一個第一結點處的電平，在輸入模組輸入的第二時鐘信號或第三時鐘信號保持低電平的幀間隔內保持低電平，這樣，第一結點處於高電平的時間縮短，柵極與第一結點連線的各個薄膜電晶體的壽命就能夠得到延長，移位暫存器單元的穩定性得到了提升。

榮譽表彰