《一種移位暫存器單元及柵極驅動電路》是京東方科技集團股份有限公司和鄂爾多斯市源盛光電有限責任公司於2013年4月10日申請的專利，該專利的公布號為CN103226981A，申請號為2013101224151，授權公布日為2013年7月31日，發明人是李付強、李成、安星俊。
《一種移位暫存器單元及柵極驅動電路》提供的一種移位暫存器單元及柵極驅動電路，用以降低噪聲干擾，提高移位暫存器的穩定性，同時減小移位暫存器單元的尺寸。所述移位暫存器單元包括：回響於輸入信號，將第一電壓信號提供給輸出端子的輸入模組；用於回響於復位信號，將第二電壓信號提供給輸入模組中作為輸入模組輸出端的第一節點的復位模組；回響於第一節點的電壓，將第一時鐘信號提供給輸出端子的輸出模組；用回響於第二時鐘信號、將第二時鐘信號提供給第二節點，並回響於第一節點或輸出端子的電壓，將電源負電壓提供給第二節點的下拉控制模組；回響於第二節點的電壓，將電源負電壓提供給第一節點和輸出端子的下拉模組。
2018年12月20日，《一種移位暫存器單元及柵極驅動電路》獲得第二十屆中國專利優秀獎。
（概述圖為《一種移位暫存器單元及柵極驅動電路》摘要附圖）
基本介紹
- 中文名：一種移位暫存器單元及柵極驅動電路
- 公布號：CN103226981A
- 授權日：2013年7月31日
- 申請號：2013101224151
- 申請日：2013年4月10日
- 申請人：京東方科技集團股份有限公司、鄂爾多斯市源盛光電有限責任公司
- 地址：北京市朝陽區酒仙橋路10號
- 發明人：李付強、李成、安星俊
- Int.Cl.：G11C19/28(2006.01)I; G09G3/36(2006.01)I
- 代理機構：北京同達信恆智慧財產權代理有限公司
- 代理人：黃志華
- 類別：發明專利
專利背景,發明內容,專利目的,技術方案,改善效果,附圖說明,技術領域,權利要求,實施方式,榮譽表彰,
專利背景
薄膜電晶體液晶顯示器（TFT-LCD）驅動器主要包括柵極驅動器和數據驅動器，其中，柵極驅動器將輸入的時鐘信號通過移位暫存器單元轉換後加在液晶顯示面板的柵線上，柵極驅動電路可以與TFT形成具有相同工藝並與TFT一起同時形成在LCD面板上。柵極驅動電路包括具有多級的移位暫存器單元，每級均連線到相應的柵極線以輸出柵極驅動信號。柵極驅動電路的各級彼此相連，起始信號輸入至各級中的第一級並順序的將柵極驅動信號輸出至柵極線，其中前級的輸入端連線到上一級的輸出端，並且下一級的輸出端連線到前級的控制端。
在LCD面板設定上述結構的柵極驅動電路，其每一級移位暫存器單元包括如圖1所示的結構。圖1所示的移位暫存器單元，包括10個薄膜電晶體和1個電容，用於實現移位暫存器單元的輸出和復位功能。然而，柵極驅動電路中各交流時鐘信號的變化，會導致電路中產生干擾噪聲，影響信號的輸出及移位暫存器單元的穩定性；同時，較多的薄膜電晶體需要較大的布線空間，使得整個移位暫存器單元的尺寸較大，進而導致液晶顯示器的體積較大。
發明內容
專利目的
《一種移位暫存器單元及柵極驅動電路》實施例提供了一種移位暫存器單元及柵極驅動電路，用以抑制由於交流時鐘信號的變化導致的干擾噪聲，採用直流拉低模式，能夠有效提高移位暫存器單元的穩定性，同時減小移位暫存器單元的尺寸。
技術方案
《一種移位暫存器單元及柵極驅動電路》實施例提供的一種移位暫存器單元，所述移位暫存器單元包括輸入模組、復位模組、輸出模組、下拉控制模組和下拉模組，其中，
所述輸入模組，分別連線輸入信號端、第一電壓信號端、輸出端子，用於回響於輸入信號端輸入的信號，將第一電壓信號端輸入的第一電壓信號提供給輸出端子；
所述復位模組，分別連線復位信號端、第二電壓信號端、第一節點，用於回響復位信號端輸出的復位信號，將第二電壓信號端輸入的第二電壓信號提供給第一節點，所述第一節點為所述復位模組與所述輸入模組的連線點；
所述輸出模組，分別連線第一節點、第一時鐘信號端和輸出端子，用於回響於第一節點的電壓，將第一時鐘信號端輸入的第一時鐘信號提供給輸出端子；
所述下拉控制模組，分別連線第一節點、第二節點、第二時鐘信號端、輸出端子和電源負電壓端，用於回響於第二時鐘信號端輸入的第二時鐘信號，將第二時鐘信號提供給所述下拉控制模組的第二節點；以及回響於第一節點的電壓或回響於輸出端子的電壓，將電源負電壓端輸入的電源負電壓提供給第二節點，所述第二節點為所述下拉控制模組與所述下拉模組的連線點；
所述下拉模組，分別連線第一節點、第二節點、電源負電壓端和輸出端子，用於回響於第二節點的電壓，將電源負電壓端輸入的電源負電壓提供給第一節點和輸出端子。
《一種移位暫存器單元及柵極驅動電路》實施例提供了一種柵極驅動電路，包括級聯的各級移位暫存器單元，其中，第一級移位暫存器單元的輸入信號端連線起始信號端，第一級移位暫存器單元的復位信號端連線第二級移位暫存器單元的輸出端子；最後一級移位暫存器單元的輸入信號端連線前一級移位暫存器單元的輸出端子，最後一級移位暫存器單元的復位信號端連線起始信號端；
除第一級和最後一級移位暫存器單元外，其餘各級移位暫存器單元的輸入信號端連線上一級移位暫存器單元的輸出端子，復位信號端連線下一級移位暫存器單元的輸出端子；
所有級聯的移位暫存器單元均為所述的移位暫存器單元。
改善效果
《一種移位暫存器單元及柵極驅動電路》實施例提供的一種移位暫存器單元和柵極驅動電路，所述移位暫存器單元包括：輸入模組、復位模組、輸出模組、下拉控制模組和下拉模組，其中，所述輸入模組連線輸入信號端，用於回響於輸入信號，將第一電壓信號提供給輸出端子；所述復位模組連線復位信號端，用於回響於復位信號，將第二電壓信號提供給輸入模組中作為輸入模組輸出端的第一節點；所述輸出模組用於回響於第一節點的電壓，將第一時鐘信號提供給輸出端子；所述下拉控制模組用於回響於第二時鐘信號，將第二時鐘信號提供給所述下拉控制模組的第二節點，用於回響於第一節點的電壓，將電源負電壓提供給第二節點，以及回響於輸出端子的電壓，將電源負電壓提供給第二節點；所述下拉模組用於回響於第二節點的電壓，將電源負電壓提供給第一節點和輸出端子，該移位暫存器單元通過使用較少數目的薄膜電晶體，實現了移位暫存器單元的信號傳輸功能和降噪功能，抑制了由元件自身的閾值電壓的漂移和相鄰元件的干擾造成的輸出錯誤，進一步提升了移位暫存器的輸出特性及電晶體的使用壽命；同時，由於使用的薄膜電晶體數模相對較少，節省了布線空間，有利於減小移位暫存器單元的尺寸，從而可以減小整個液晶顯示器的體積。
附圖說明
圖1為2013年4月之前技術中移位暫存器單元結構示意圖；
圖2為《一種移位暫存器單元及柵極驅動電路》實施例一提供的一種移位暫存器單元的結構示意圖；
圖3為《一種移位暫存器單元及柵極驅動電路》實施例二提供的一種移位暫存器單元的結構示意圖；
圖4為《一種移位暫存器單元及柵極驅動電路》實施例三提供的一種柵極驅動電路的結構示意圖；
圖5為《一種移位暫存器單元及柵極驅動電路》實施例四提供的一種移位暫存器單元的各信號端的時序信號圖；
圖6為不同的柵極驅動電路中第二節點的時序信號圖。
技術領域
《一種移位暫存器單元及柵極驅動電路》涉及通信技術領域，尤其涉及一種移位暫存器單元及柵極驅動電路。
權利要求
1.一種移位暫存器單元，其特徵在於，所述移位暫存器單元包括輸入模組、復位模組、輸出模組、下拉控制模組和下拉模組，其中，所述輸入模組，分別連線輸入信號端、第一電壓信號端、輸出端子，用於回響於輸入信號端輸入的信號，將第一電壓信號端輸入的第一電壓信號提供給輸出端子；所述復位模組，分別連線復位信號端、第二電壓信號端、第一節點，用於回響復位信號端輸出的復位信號，將第二電壓信號端輸入的第二電壓信號提供給第一節點，所述第一節點為所述復位模組與所述輸入模組的連線點；所述輸出模組，分別連線第一節點、第一時鐘信號端和輸出端子，用於回響於第一節點的電壓，將第一時鐘信號端輸入的第一時鐘信號提供給輸出端子；所述下拉控制模組，分別連線第一節點、第二節點、第二時鐘信號端、輸出端子和電源負電壓端，用於回響於第二時鐘信號端輸入的第二時鐘信號，將第二時鐘信號提供給所述下拉控制模組的第二節點；以及回響於第一節點的電壓或回響於輸出端子的電壓，將電源負電壓端輸入的電源負電壓提供給第二節點，所述第二節點為所述下拉控制模組與所述下拉模組的連線點；所述下拉模組，分別連線第一節點、第二節點、電源負電壓端和輸出端子，用於回響於第二節點的電壓，將電源負電壓端輸入的電源負電壓提供給第一節點和輸出端子；其中，所述下拉控制模組包括：第四薄膜電晶體，所述第四薄膜電晶體的柵極和漏極同時連線第二時鐘信號端，所述第四薄膜電晶體的源極連線所述第二節點；第五薄膜電晶體，所述第五薄膜電晶體的柵極連線第一節點，所述第五薄膜電晶體的源極連線電源負電壓，所述第五薄膜電晶體的漏極連線第一節點；第六薄膜電晶體，所述第六薄膜電晶體的柵極連線輸出端子，所述第六薄膜電晶體的漏極連線第二節點，所述第六薄膜電晶體的源極連線電源負電壓。
2.如權利要求1所述移位暫存器單元，其特徵在於，所述輸入模組包括：第一薄膜電晶體，所述第一薄膜電晶體的柵極連線輸入信號端，所述第一薄膜電晶體的漏極連線第一電壓信號，所述第一薄膜電晶體的源極連線第一節點。
3.如權利要求1所述移位暫存器單元，其特徵在於，所述復位模組包括：第二薄膜電晶體，所述第二薄膜電晶體的柵極連線復位信號端，所述第二薄膜電晶體的漏極連線第一節點，所述第二薄膜電晶體的源極連線第二電壓信號。
4.如權利要求1所述移位暫存器單元，其特徵在於，所述輸出模組包括：第三薄膜電晶體，所述第三薄膜電晶體的柵極連線第一節點，所述第三薄膜電晶體的漏極連線第一時鐘信號端，所述第三薄膜電晶體的柵極連線第一節點，所述第三薄膜電晶體的源極連線輸出端子；第一電容，連線在所述第一節點和所述輸出端子之間。
5.如權利要求1所述移位暫存器單元，其特徵在於，所述下拉控制模組還包括：第二電容，連線在所述第二節點和電源負電壓之間。
6.如權利要求1所述移位暫存器單元，其特徵在於，所述下拉模組包括：第七薄膜電晶體，所述第七薄膜電晶體的柵極連線第二節點，所述第七薄膜電晶體的源極連線電源負電壓，所述第七薄膜電晶體的漏極連線第一節點；第八薄膜電晶體，所述第八薄膜電晶體的柵極連線第二節點，所述第八薄膜電晶體的漏極連線輸出端子，所述第八薄膜電晶體的源極連線電源負電壓。
7.如權利要求1～6任一權利要求所述移位暫存器單元，其特徵在於，所有薄膜電晶體均為N型薄膜電晶體。
8.一種柵極驅動電路，包括級聯的各級移位暫存器單元，其中，第一級移位暫存器單元的輸入信號端連線起始信號端，第一級移位暫存器單元的復位信號端連線第二級移位暫存器單元的輸出端子；最後一級移位暫存器單元的輸入信號端連線前一級移位暫存器單元的輸出端子，最後一級移位暫存器單元的復位信號端連線起始信號端；除第一級和最後一級移位暫存器單元外，其餘各級移位暫存器單元的輸入信號端連線上一級移位暫存器單元的輸出端子，復位信號端連線下一級移位暫存器單元的輸出端子；其特徵在於，所有級聯的移位暫存器單元均為如權利要求1～7任一權利要求所述的移位暫存器單元。
實施方式
《一種移位暫存器單元及柵極驅動電路》實施例提供了一種移位暫存器單元及柵極驅動電路，用以抑制由於交流時鐘信號的變化導致的干擾噪聲，採用直流拉低模式，能夠有效提高移位暫存器單元的穩定性，同時減小移位暫存器單元的尺寸。
下面結合附圖，對《一種移位暫存器單元及柵極驅動電路》進行說明。
《一種移位暫存器單元及柵極驅動電路》實施例一提供了一種移位暫存器單元，其結構如圖2所示，從圖2中可以看出，所述暫存器包括：輸入模組201、復位模組202、輸出模組203、下拉控制模組204和下拉模組205；
所述輸入模組201，分別連線輸入信號端、第一電壓信號端、輸出端子，用於回響於輸入信號端輸入的信號，將第一電壓信號端輸入的第一電壓信號提供給輸出端子；
所述復位模組202，分別連線復位信號端、第二電壓信號端、第一節點，用於回響復位信號端輸出的復位信號，將第二電壓信號端輸入的第二電壓信號提供給第一節點，所述第一節點為所述復位模組202與所述輸入模組201的連線點；
所述輸出模組203，分別連線第一節點、第一時鐘信號端和輸出端子，用於回響於第一節點的電壓，將第一時鐘信號端輸入的第一時鐘信號提供給輸出端子；
所述下拉控制模組204，分別連線第一節點、第二節點、第二時鐘信號端、輸出端子和電源負電壓端，用於回響於第二時鐘信號端輸入的第二時鐘信號，將第二時鐘信號提供給所述下拉控制模組的第二節點；以及回響於第一節點的電壓或回響於輸出端子的電壓，將電源負電壓端輸入的電源負電壓提供給第二節點，所述第二節點為所述下拉控制模組204與所述下拉模組205的連線點；
所述下拉模組205，分別連線第一節點、第二節點、電源負電壓端和輸出端子，用於回響於第二節點的電壓，將電源負電壓端輸入的電源負電壓提供給第一節點和輸出端子。
下面結合具體實施例，對《一種移位暫存器單元及柵極驅動電路》進行詳細說明。需要說明的是，本實施例中是為了更好的解釋《一種移位暫存器單元及柵極驅動電路》，但不限制《一種移位暫存器單元及柵極驅動電路》。
如圖2中所示的移位暫存器單元，包括：輸入模組201、復位模組202、輸出模組203、下拉控制模組204和下拉模組205；
具體的，所述輸入模組201，包括：
第一薄膜電晶體T1，其柵極連線輸入信號端INPUT，漏極連線第一電壓信號，源極連線第一節點P1。
所述復位模組202，包括：
第二薄膜電晶體T2，其柵極連線復位信號端RESET，漏極極連線第一節點P1，源極連線第二電壓信號。
所述輸出模組203，包括：
第三薄膜電晶體T3，其柵極連線第一節點P1，漏極連線第一時鐘信號端CK，柵極連線第一節點P1，源極連線輸出端子OUTPUT；
第一電容C1，所述第一電容C1的第一端連線第一節點P1，第二端連線輸出端子OUTPUT。
所述下拉控制模組204，包括：
第四薄膜電晶體T4，其柵極和漏極同時連線第二時鐘信號端CKB，源極連線第二節點P2；
第五薄膜電晶體T5，其柵極連線第一節點P1，源極連線電源負電壓VGL，漏極連線第一節點P1；
第六薄膜電晶體T6，其柵極連線輸出端子OUTPUT，漏極連線第二節點P2，源極連線電源負電壓VGL。
所述下拉模組205，包括：
第七薄膜電晶體T7，其柵極連線第二節點P2，源極連線電源負電壓VGL，漏極連線第一節點P1；
第八薄膜電晶體T8，其柵極連線第二節點P2，漏極連線輸出端子OUTPUT，源極連線電源負電壓VGL。
較佳地，上述所有薄膜電晶體均為N型薄膜電晶體TFT。同時，上述所有薄膜電晶體同時為多晶矽薄膜電晶體，或同時為非晶矽薄膜電晶體。
上述移位暫存器單元中，採用對第一節點P1和第二節點P2直流拉低或拉高方法，抑制了由元件自身的閾值電壓的漂移和相鄰元件的干擾造成的輸出錯誤，解決了2013年4月之前技術中噪聲過大的問題；同時，由於上述移位暫存器單元中使用的薄膜電晶體較少，節省了布線空間，有利於減小移位暫存器單元的尺寸，從而可以減小整個液晶顯示器的體積。
《一種移位暫存器單元及柵極驅動電路》實施例二提供了一種移位暫存器單元，其結構如圖3所示，從圖3中可以看出，所述移位暫存器單元也包括：輸入模組201、復位模組202、輸出模組203、下拉控制模組204和下拉模組205，與圖2所示的移位暫存器單元不同之處在於：
圖3所示的移位暫存器單元中，下拉控制模組204中還包括第二電容C2，所述第二電容C2連線在第二節點P2和電源負電壓VGL之間，用於在輸出端子OUTPUT輸出之後保持高電位；如果沒有第二電容C2，如圖2所示的移位暫存器單元，依靠薄膜電晶體的寄生電容也可以維持高電位，但是，由於第五薄膜電晶體T5和第六薄膜電晶體T6中存在漏電流會導致第二節點P2放電，從而產生噪聲，對信號的輸出會造成一定的影響，而在電路中設定第二電容C2後，由於有C1可以在OUTPUT輸出之後保持高電位，因此第二電容C2的存在可以大大降低了第二節點P2的噪聲。
上述移位暫存器單元級聯形成陣列基板柵極驅動電路，《一種移位暫存器單元及柵極驅動電路》實施例三提供了一種柵極驅動電路，所述柵極驅動電路包括級聯的各級移位暫存器單元，其中，第一級移位暫存器單元的輸入信號端連線起始信號端，第一級移位暫存器單元的復位信號端連線第二級移位暫存器單元的輸出端子；最後一級移位暫存器單元的輸入信號端連線前一級移位暫存器單元的輸出端子，最後一級移位暫存器單元的復位信號端連線起始信號端；
除第一級和最後一級移位暫存器單元外，其餘各級移位暫存器單元的輸入信號端連線上一級移位暫存器單元的輸出端子，復位信號端連線下一級移位暫存器單元的輸出端子；
所有上述級聯的移位暫存器單元均為圖2所示的移位暫存器單元或圖3所示的移位暫存器單元。
具體地，該陣列基板柵極驅動電路包括N級，N為柵線數量，參見圖4，起始信號STV作為輸入信號輸入到第一級移位暫存器單元，並且順序的將柵極驅動信號輸出至柵極線，第n級的輸入信號由第n-1級的輸出信號提供，其中n<N。
圖5為的各信號端的時序圖，下面結合圖5對《一種移位暫存器單元及柵極驅動電路》實施例提供的陣列基板柵極驅動電路中的第n（n<N，N為陣列基板柵極電路的級數）級移位暫存器單元的工作方法進行說明，其中，所有移位暫存器單元為圖2所示的移位暫存器單元，所有TFT均為高電平導通，低電平截止。
當所述柵極驅動電路正向掃描時，所述第一電壓信號為高電平信號VDD，第二電壓信號為低電平信號VSS：
第一階段S1，第一時鐘信號CK為低電平，第二時鐘信號CKB為高電平，作為輸入信號的前級輸出信號OUTPUT（n-1）為高電平，復位信號OUTPUT（n+1）為低電平；高電平的輸入信號OUTPUT（n-1）使得電晶體T1導通，第一電壓信號並對第一節點P1充電，使得第一節點P1為高電平，此時第三薄膜電晶體T3柵極開關打開，OUTPUT（n）輸出低電壓；
同時，高電平的第二時鐘信號CKB使得第四薄膜電晶體T4導通，並通過所述電晶體T4對第二節點P2充電，但是，由於回響於第一節點P1的電壓的第五薄膜電晶體T5也處於導通狀態，第二節點P2會通過所述第五薄膜電晶體T5進行放電，此時第二節點P2為低電平。
第二階段S2：第一時鐘信號CK為高電平，第二時鐘信號CKB為低電平，輸入信號OUTPUT（n-1）為低電平，復位信號OUTPUT（n+1）為低電平；
由於P1為高電位，T3處於打開狀態，同時CK為高電平，由於第一電容C1的自舉作用，第一節點P1的電壓繼續升高，T3繼續打開，第一節點P1進一步拉高，OUTPUT（n）輸出高電平；
同時，回響於輸出端子的電壓的第六薄膜電晶體T6也被打開，第五薄膜電晶體T5和第六薄膜電晶體T6同時對第二節點P2放電，此時第二節點P2的電壓進一步降低，回響於第二節點P2電壓的第七薄膜電晶體T7和第八薄膜電晶體T8截止。
第三階段S3，第一時鐘信號CK為低電平，第二時鐘信號CKB為高電平，作為輸入信號的前級輸出信號OUTPUT（n-1）為低電平，復位信號OUTPUT（n+1）為高電平；第二薄膜電晶體T2導通，並向第一節點P1提供第二電壓信號VSS，第一節點P1迅速降為低電平，回響於第一節點電壓的第三薄膜電晶體T3和第五薄膜電晶體T5截止；第二節點P2為第二時鐘信號提供的高電平，此時第七薄膜電晶體T7和第八薄膜電晶體T8導通，對第一電容的兩端進行放電，即對輸出端OUTPUT（n）進行快速放電使得輸出為低電平，此時第六薄膜電晶體T6截止，實現復位功能。
當所述柵極驅動電路反向掃描時，所述第一電壓信號為低電平信號VSS，第二電壓信號為高電平信號VDD，INPUT端作為復位信號端，RESET端作為輸入信號端；
最後一級移位暫存器單元的輸入信號端連線起始信號端，最後一級移位暫存器單元的復位信號端連線前一級移位暫存器單元的輸出端子。
除第一級和最後一級移位暫存器單元外，第n級移位暫存器單元的輸入信號端連線第n+1級移位暫存器單元的輸出端子，同時，第n級移位暫存器單元的復位信號端連線第n-1級移位暫存器單元的輸出端子。
反向掃描時，其工作原理和上述正向掃描的工作原理相同，故此處不再贅述。
當所述柵極驅動電路中的移位暫存器單元為圖3所示的移位暫存器單元時，其工作原理與由圖2所示的移位暫存器單元所組成的柵極驅動電路的工作原理相同。參見圖6，圖6中P2（2）表示由圖2所示的移位暫存器單元所組成的柵極驅動電路工作時第二節點的時序圖，P2（3）表示由圖3所示的移位暫存器單元所組成的柵極驅動電路工作時第二節點的時序圖。從圖6中可以看出，由於圖3所示的移位暫存器單元中設定有第二電容C2，所述第二電容C2能夠保持第二節點P2的高電位，可以減少因第五薄膜電晶體T5和第六薄膜電晶體T6中存在的漏電流的影響，降低第二節點的噪聲，因此，加入C2後，第二節點P2的高電平電位更穩定，進一步提高了移位暫存器單元的穩定性。
綜上所述，《一種移位暫存器單元及柵極驅動電路》實施例提供的一種移位暫存器單元和柵極驅動電路，所述移位暫存器單元包括：輸入模組、復位模組、輸出模組、下拉控制模組和下拉模組，其中，所述輸入模組連線輸入信號端，用於回響於輸入信號，將第一電壓信號提供給輸出端子；所述復位模組連線復位信號端，用於回響於復位信號，將第二電壓信號提供給輸入模組中作為輸入模組輸出端的第一節點；所述輸出模組用於回響於第一節點的電壓，將第一時鐘信號提供給輸出端子；所述下拉控制模組用於回響於第二時鐘信號，將第二時鐘信號提供給所述下拉控制單元的第二節點，以及回響於第一節點的電壓或輸出端子的電壓，將電源負電壓提供給第二節點；所述下拉模組用於回響於第二節點的電壓，將電源負電壓提供給第一節點和輸出端子，該移位暫存器單元通過使用較少的薄膜電晶體，採用直流拉低模式，用以抑制由於交流時鐘信號的變化導致的干擾噪聲，實現了移位暫存器單元的信號傳輸功能和降噪功能；同時，由於使用的薄膜電晶體數模相對較少，節省了布線空間，有利於減小移位暫存器單元的尺寸，從而可以減小整個液晶顯示器的體積。
顯然，該領域的技術人員可以對《一種移位暫存器單元及柵極驅動電路》進行各種改動和變型而不脫離《一種移位暫存器單元及柵極驅動電路》的精神和範圍。這樣，倘若《一種移位暫存器單元及柵極驅動電路》的這些修改和變型屬於該發明權利要求及其等同技術的範圍之內，則該發明也意圖包含這些改動和變型在內。
榮譽表彰
2018年12月20日，《一種移位暫存器單元及柵極驅動電路》獲得第二十屆中國專利優秀獎。
