一種移位暫存器、柵極驅動電路和相關顯示裝置:專利背景,發明內容,專利目的,技術方案

《一種移位暫存器、柵極驅動電路和相關顯示裝置》是京東方科技集團股份有限公司、鄂爾多斯市源盛光電有限責任公司於2015年8月27日申請的專利，該專利的公布號為CN105185287A，授權公布日為2015年12月23日，發明人是張毅、馮宇、朱健超。

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器、柵極驅動電路和相關顯示裝置，包括：第一節點控制模組，第二節點控制模組，第三節點控制模組，第一輸出模組和第二輸出模組。該移位暫存器通過上述五個模組的相互配合僅需改變輸入信號的時長就可以控制驅動信號輸出端輸出的掃描信號的時長，而不需要進行時鐘信號的改變以及進行電路的改動和工藝的改變。因此與2015年之前的技術通過採用多種時鐘控制信號來控制驅動信號輸出端輸出的掃描信號的時長相比，可以降低柵極驅動電路的難度，以及降低工藝複雜問題，從而降低成本。

2020年7月14日，《一種移位暫存器、柵極驅動電路和相關顯示裝置》獲得第二十一屆中國專利獎優秀獎。

（概述圖為《一種移位暫存器、柵極驅動電路和相關顯示裝置》摘要附圖）

基本介紹

中文名：一種移位暫存器、柵極驅動電路和相關顯示裝置
申請人：京東方科技集團股份有限公司、鄂爾多斯市源盛光電有限責任公司
申請日：2015年8月27日
申請號：2015105368014
公布號：CN105185287A
公布日：2015年12月23日
發明人：張毅、馮宇、朱健超
地址：北京市朝陽區酒仙橋路10號
Int. Cl.：G09G3/20(2006.01)I、G11C19/28(2006.01)I
代理機構：北京同達信恆智慧財產權代理有限公司
代理人：黃志華
類別：發明專利

專利背景,發明內容,專利目的,技術方案,改善效果,附圖說明,技術領域,權利要求,實施方式,操作內容,實施案例,榮譽表彰,

專利背景

隨著顯示技術的飛速發展，顯示器呈現出了高集成度和低成本的發展趨勢。其中，GOA（GateDriveronArray，陣列基板行驅動）技術將TFT（ThinFilmTransistor，薄膜電晶體）柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅動，從而可以省去柵極積體電路（IC，IntegratedCircuit）的綁定（Bonding）區域以及扇出（Fan-out）區域的布線空間，不僅可以在材料成本和製作工藝兩方面降低產品成本，而且可以使顯示面板做到兩邊對稱和窄框線的美觀設計；並且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產能和良率。

GOA電路通常由多個級聯的移位暫存器構成，各級移位暫存器的驅動信號輸出端分別對應一條柵線，用於沿掃描方向依次設定各柵線。2015年之前的GOA電路，一般針對每一行柵線的掃描時長是固定的，因此對於一些需要根據實際情況調節每一行柵線的掃描時長的顯示裝置是不適用的。

2015年前，雖然可以通過採用不同的時鐘控制信號實現掃描時長的調節，但是這需要使用多個時鐘控制器，並且不同的掃描時長，GOA電路中移位暫存器的級聯關係也不同，從而導致2015年之前的GOA電路在需要根據實際情況調節柵線的掃描時長的顯示裝置上的套用難度加大，生產成本增加，使得該顯示裝置不具備競爭力。

發明內容

專利目的

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供一種移位暫存器、柵極驅動電路和相關顯示裝置，用以解決2015年之前的技術中GOA電路通過採用多個時鐘控制信號進行調節柵線的掃描時長導致的工藝複雜問題。

技術方案

因此，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供一種移位暫存器，包括：第一節點控制模組、第二節點控制模組、第三節點控制模組、第一輸出模組和第二輸出模組；其中，所述第一節點控制模組，其第一輸入端用於接收輸入信號，第二輸入端用於接收第一時鐘信號，第三輸入端用於接收第二時鐘信號，第四輸入端用於接收第一直流信號，第五輸入端與第二節點相連，以及輸出端與第一節點相連；所述第一節點控制模組用於，在所述第一時鐘信號的電位為第一電位時將所述輸入信號提供給所述第一節點，在所述第二時鐘信號的電位與所述第二節點的電位均為第一電位時，將所述第一直流信號提供給所述第一節點，以及在所述第一節點處於浮接狀態時使其第三輸入端與所述第一節點之間的電壓差保持為上一時間段的電壓差；

所述第二節點控制模組，其第一輸入端用於接收第二直流信號，第二輸入端用於接收第一時鐘信號，第三輸入端用於接收第二時鐘信號，第四輸入端與所述第一節點相連，以及輸出端與所述第二節點相連；所述第二節點控制模組用於，在所述第一時鐘信號的電位為第一電位時將所述第二直流信號提供給所述第二節點，在所述第一節點的電位為第一電位時將所述第一時鐘信號提供給所述第二節點，以及在所述第二節點處於浮接狀態時，使其第三輸入端與所述第二節點之間的電壓差保持為上一時間段的電壓差；

所述第三節點控制模組，其第一輸入端用於接收第二時鐘信號，第二輸入端用於接收第一直流信號，第三輸入端用於接收第二直流信號，第四輸入端與所述第一節點相連，第五輸入端與所述第二節點相連，以及輸出端與所述第三節點相連；所述第三節點控制模組用於，在所述第一節點的電位為第一電位時將所述第一直流信號提供給所述第三節點，在所述第二時鐘信號的電位與所述第二節點的電位均為第一電位時，將所述第二直流信號提供給所述第三節點，以及在所述第三節點處於浮接狀態時，使其第二輸入端與所述第三節點之間的電壓差保持為上一時段的電壓差；

所述第一輸出模組，其第一輸入端用於接收第二直流信號，第二輸入端與所述第一節點相連以及輸出端與所述移位暫存器的驅動信號輸出端相連；所述第一輸出模組用於在所述第一節點的電位為第一電位時，將所述第二直流信號提供給所述驅動信號輸出端；

所述第二輸出模組，其第一輸入端用於接收第一直流信號，第二輸入端與所述第三節點相連，以及輸出端與所述移位暫存器的驅動信號輸出端相連；所述第二輸出模組用於在所述第三節點的電位為第一電位時，將所述第一直流信號提供給所述驅動信號輸出端；

當所述輸入信號的有效脈衝信號為高電位時，所述第一電位為低電位，所述第一直流信號的電位為高電位，所述第二直流信號的電位為低電位；或者，當所述輸入信號的有效脈衝信號為低電位時，所述第一電位為高電位，所述第一直流信號的電位為低電位，所述第二直流信號的電位為高電位。

在一種可能的實施方式中，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，所述第一節點控制模組包括：第一開關電晶體、第二開關電晶體、第三開關電晶體和第一電容；其中，所述第一開關電晶體，其柵極用於接收所述第一時鐘信號，源極用於接收所述輸入信號，漏極與所述第一節點相連；所述第二開關電晶體，其柵極與所述第二節點相連，源極用於接收所述第一直流信號，漏極與所述第三開關電晶體的源極相連；所述第三開關電晶體，其柵極用於接收所述第二時鐘信號，漏極與所述第一節點相連；所述第一電容的一端與所述第一節點相連，另一端用於接收所述第二時鐘信號。

在一種可能的實施方式中，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，所述第二節點控制模組包括：第四開關電晶體、第五開關電晶體和第二電容；其中，所述第四開關電晶體，其柵極與所述第一節點相連，源極用於接收所述第一時鐘信號，漏極與所述第二節點相連；所述第五開關電晶體，其柵極用於接收所述第一時鐘信號，源極用於接收所述第二直流信號，漏極與所述第二節點相連；所述第二電容的一端與所述第二節點相連，另一端用於接收所述第二時鐘信號。

在一種可能的實施方式中，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，所述第三節點控制模組包括：第六開關電晶體、第七開關電晶體、第八開關電晶體和第三電容；其中，

所述第六開關電晶體，其柵極與所述第二節點相連，源極用於接收所述第二直流信號，漏極與所述第七開關電晶體的源極相連；所述第七開關電晶體，其柵極用於接收所述第二時鐘信號，漏極與所述第三節點相連；所述第八開關電晶體，其柵極與所述第一節點相連，源極用於接收所述第一直流信號，漏極與所述第三節點相連；所述第三電容的一端與所述第三節點相連，另一端用於接收所述第一直流信號。

在一種可能的實施方式中，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，所述第一輸出模組包括：第九開關電晶體；其中，所述第九開關電晶體，其柵極與所述第一節點相連，源極用於接收所述第二直流信號，漏極與所述驅動信號輸出端相連。

在一種可能的實施方式中，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，所述第二輸出模組包括：第十開關電晶體；其中，所述第十開關電晶體，其柵極與所述第三節點相連，源極用於接收所述第一直流信號，漏極與所述驅動信號輸出端相連。

進一步地，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，當所述輸入信號的有效脈衝信號為高電位時，所有開關電晶體均為P型電晶體；當所述輸入信號的有效脈衝信號為低電位時，所有開關電晶體均為N型電晶體。

進一步地，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，當所述輸入信號的有效脈衝信號為高電位時，所述輸入信號的上升沿與所述第一時鐘信號的下降沿，以及所述第二時鐘信號的上升沿對齊，並且所述輸入信號的下降沿與所述第一時鐘信號的上升沿對齊，所述第一時鐘信號和所述第二時鐘信號的周期相同，占空比相同，以及所述占空比大於0.5；或者，當所述輸入信號的有效脈衝信號為低電位時，所述輸入信號的下降沿與所述第一時鐘信號的上升沿，以及所述第二時鐘信號的下降沿對齊，並且所述輸入信號的上升沿與所述第一時鐘信號的下降沿對齊，所述第一時鐘信號和所述第二時鐘信號的周期相同，占空比相同，以及所述占空比小於0.5。

相應地，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例還提供了一種柵極驅動電路，包括串聯的多個該發明實施例提供的上述任一種移位暫存器；其中，第一級移位暫存器的輸入信號由起始信號端輸入；除第一級移位暫存器之外，其餘各級移位暫存器的輸入信號均由與其連線的上一級移位暫存器的驅動信號輸出端輸入。

相應地，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例還提供了一種有機電致發光顯示面板，包括該發明實施例提供的上述任一種柵極驅動電路。

相應地，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例還提供了一種顯示裝置，包括該發明實施例提供的上述有機電致發光顯示面板。

改善效果

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器、柵極驅動電路和相關顯示裝置，包括：第一節點控制模組，第二節點控制模組，第三節點控制模組，第一輸出模組和第二輸出模組；其中，第一節點控制模組通過輸入信號、第一時鐘信號、第二時鐘信號、第一直流信號和第二節點的電位來調節第一節點的電位，第二節點控制模組通過第一時鐘信號、第二時鐘信號、第一直流信號、第二直流信號和第一節點的電位來調節第二節點的電位，第三節點控制模組通過第二時鐘信號、第二直流信號、第一節點的電位和第二節點的電位來調節第三節點的電位，第一輸出模組通過第二直流信號和第一節點的電位來調節驅動信號輸出端的電位，第二輸出模組通過第一直流信號和第三節點的電位來調節驅動信號輸出端的電位。該移位暫存器通過上述五個模組的相互配合僅需改變輸入信號的時長就可以控制驅動信號輸出端輸出的掃描信號的時長，而不需要進行時鐘信號的改變以及進行電路的改動和工藝的改變。因此與2015年之前的技術通過採用多種時鐘控制信號來控制驅動信號輸出端輸出的掃描信號的時長相比，可以降低柵極驅動電路的難度，以及降低工藝複雜問題，從而降低成本。

附圖說明

圖1為《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的移位暫存器的結構示意圖；

圖2a為《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的移位暫存器的具體結構示意圖之一；

圖2b為《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的移位暫存器的具體結構示意圖之二；

圖3a至圖3c分別為圖2a所示的移位暫存器的電路時序圖；

圖4a至圖4c分別為圖2b所示的移位暫存器的電路時序圖；

圖5為《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的柵極驅動電路的結構示意圖。

技術領域

《一種移位暫存器、柵極驅動電路和相關顯示裝置》涉及顯示技術領域，尤其涉及一種移位暫存器、柵極驅動電路和相關顯示裝置。

權利要求

1.一種移位暫存器，其特徵在於，包括：第一節點控制模組、第二節點控制模組、第三節點控制模組、第一輸出模組和第二輸出模組；其中，所述第一節點控制模組，其第一輸入端用於接收輸入信號，第二輸入端用於接收第一時鐘信號，第三輸入端用於接收第二時鐘信號，第四輸入端用於接收第一直流信號，第五輸入端與第二節點相連，以及輸出端與第一節點相連；所述第一節點控制模組用於，在所述第一時鐘信號的電位為第一電位時將所述輸入信號提供給所述第一節點，在所述第二時鐘信號的電位與所述第二節點的電位均為第一電位時，將所述第一直流信號提供給所述第一節點，以及在所述第一節點處於浮接狀態時使其第三輸入端與所述第一節點之間的電壓差保持為上一時間段的電壓差；所述第二節點控制模組，其第一輸入端用於接收第二直流信號，第二輸入端用於接收所述第一時鐘信號，第三輸入端用於接收所述第二時鐘信號，第四輸入端與所述第一節點相連，以及輸出端與所述第二節點相連；所述第二節點控制模組用於，在所述第一時鐘信號的電位為第一電位時將所述第二直流信號提供給所述第二節點，在所述第一節點的電位為第一電位時將所述第一時鐘信號提供給所述第二節點，以及在所述第二節點處於浮接狀態時，使其第三輸入端與所述第二節點之間的電壓差保持為上一時間段的電壓差；

所述第三節點控制模組，其第一輸入端用於接收所述第二時鐘信號，第二輸入端用於接收所述第一直流信號，第三輸入端用於接收所述第二直流信號，第四輸入端與所述第一節點相連，第五輸入端與所述第二節點相連，以及輸出端與所述第三節點相連；所述第三節點控制模組用於，在所述第一節點的電位為第一電位時將所述第一直流信號提供給所述第三節點，在所述第二時鐘信號的電位與所述第二節點的電位均為第一電位時，將所述第二直流信號提供給所述第三節點，以及在所述第三節點處於浮接狀態時，使其第二輸入端與所述第三節點之間的電壓差保持為上一時段的電壓差；所述第一輸出模組，其第一輸入端用於接收所述第二直流信號，第二輸入端與所述第一節點相連以及輸出端與所述移位暫存器的驅動信號輸出端相連；所述第一輸出模組用於在所述第一節點的電位為第一電位時，將所述第二直流信號提供給所述驅動信號輸出端；所述第二輸出模組，其第一輸入端用於接收所述第一直流信號，第二輸入端與所述第三節點相連，以及輸出端與所述移位暫存器的驅動信號輸出端相連；所述第二輸出模組用於在所述第三節點的電位為第一電位時，將所述第一直流信號提供給所述驅動信號輸出端；當所述輸入信號的有效脈衝信號為高電位時，所述第一電位為低電位，所述第一直流信號的電位為高電位，所述第二直流信號的電位為低電位；或者，當所述輸入信號的有效脈衝信號為低電位時，所述第一電位為高電位，所述第一直流信號的電位為低電位，所述第二直流信號的電位為高電位。

2.如權利要求1所述的移位暫存器，其特徵在於，所述第一節點控制模組包括：第一開關電晶體、第二開關電晶體、第三開關電晶體和第一電容；其中，所述第一開關電晶體，其柵極用於接收所述第一時鐘信號，源極用於接收所述輸入信號，漏極與所述第一節點相連；所述第二開關電晶體，其柵極與所述第二節點相連，源極用於接收所述第一直流信號，漏極與所述第三開關電晶體的源極相連；所述第三開關電晶體，其柵極用於接收所述第二時鐘信號，漏極與所述第一節點相連；所述第一電容的一端與所述第一節點相連，另一端用於接收所述第二時鐘信號。

3.如權利要求1所述的移位暫存器，其特徵在於，所述第二節點控制模組包括：第四開關電晶體、第五開關電晶體和第二電容；其中，所述第四開關電晶體，其柵極與所述第一節點相連，源極用於接收所述第一時鐘信號，漏極與所述第二節點相連；所述第五開關電晶體，其柵極用於接收所述第一時鐘信號，源極用於接收所述第二直流信號，漏極與所述第二節點相連；所述第二電容的一端與所述第二節點相連，另一端用於接收所述第二時鐘信號。

4.如權利要求1所述的移位暫存器，其特徵在於，所述第三節點控制模組包括：第六開關電晶體、第七開關電晶體、第八開關電晶體和第三電容；其中，所述第六開關電晶體，其柵極與所述第二節點相連，源極用於接收所述第二直流信號，漏極與所述第七開關電晶體的源極相連；所述第七開關電晶體，其柵極用於接收所述第二時鐘信號，漏極與所述第三節點相連；所述第八開關電晶體，其柵極與所述第一節點相連，源極用於接收所述第一直流信號，漏極與所述第三節點相連；所述第三電容的一端與所述第三節點相連，另一端用於接收所述第一直流信號。

5.如權利要求1所述的移位暫存器，其特徵在於，所述第一輸出模組包括：第九開關電晶體；其中，所述第九開關電晶體，其柵極與所述第一節點相連，源極用於接收所述第二直流信號，漏極與所述驅動信號輸出端相連。

6.如權利要求1所述的移位暫存器，其特徵在於，所述第二輸出模組包括：第十開關電晶體；其中，所述第十開關電晶體，其柵極與所述第三節點相連，源極用於接收所述第一直流信號，漏極與所述驅動信號輸出端相連。

7.如權利要求1-6任一項所述的移位暫存器，其特徵在於，當所述輸入信號的有效脈衝信號為高電位時，所有開關電晶體均為P型電晶體；當所述輸入信號的有效脈衝信號為低電位時，所有開關電晶體均為N型電晶體。

8.如權利要求7所述的移位暫存器，其特徵在於，當所述輸入信號的有效脈衝信號為高電位時，所述輸入信號的上升沿與所述第一時鐘信號的下降沿，以及所述第二時鐘信號的上升沿對齊，並且所述輸入信號的下降沿與所述第一時鐘信號的上升沿對齊，所述第一時鐘信號和所述第二時鐘信號的周期相同，占空比相同，以及所述占空比大於0.5；或者，當所述輸入信號的有效脈衝信號為低電位時，所述輸入信號的下降沿與所述第一時鐘信號的上升沿，以及所述第二時鐘信號的下降沿對齊，並且所述輸入信號的上升沿與所述第一時鐘信號的下降沿對齊，所述第一時鐘信號和所述第二時鐘信號的周期相同，占空比相同，以及所述占空比小於0.5。

9.一種柵極驅動電路，其特徵在於，包括串聯的多個如權利要求1-8任一項所述的移位暫存器；其中，第一級移位暫存器的輸入信號由起始信號端輸入；除第一級移位暫存器之外，其餘各級移位暫存器的輸入信號均由與其連線的上一級移位暫存器的驅動信號輸出端輸入。

10.一種有機電致發光顯示面板，其特徵在於，包括如權利要求9所述的柵極驅動電路。

11.一種顯示裝置，其特徵在於，包括如權利要求10所述的有機電致發光顯示面板。

實施方式

操作內容

該實施例提供的一種移位暫存器，如圖1所示，包括：第一節點控制模組1，第二節點控制模組2，第三節點控制模組3，第一輸出模組4和第二輸出模組5；其中，

第一節點控制模組1，其第一輸入端用於接收輸入信號Input，第二輸入端用於接收第一時鐘信號CK，第三輸入端用於接收第二時鐘信號CB，第四輸入端用於接收第一直流信號V1，第五輸入端與第二節點相連B，以及輸出端與第一節點A相連；第一節點控制模組1用於，在第一時鐘信號CK的電位為第一電位時將輸入信號Input提供給第一節點A，在第二時鐘信號CB的電位與第二節點B的電位均為第一電位時，將第一直流信號V1提供給第一節點A，以及在第一節點A處於浮接狀態時使其第三輸入端與第一節點A之間的電壓差保持為上一時間段的電壓差；

第二節點控制模組2，其第一輸入端用於接收第二直流信號V2，第二輸入端用於接收第一時鐘信號CK，第三輸入端用於接收第二時鐘信號CB，第四輸入端與第一節點A相連，以及輸出端與第二節點B相連；第二節點控制模組2用於，在所第一時鐘信號CK的電位為第一電位時將第二直流信號V2提供給第二節點B，在第一節點A的電位為第一電位時將第一時鐘信號CK提供給第二節點B，以及在第二節點B處於浮接狀態時，使其第三輸入端與第二節點B之間的電壓差保持為上一時間段的電壓差；

第三節點控制模組3，其第一輸入端用於接收第二時鐘信號CB，第二輸入端用於接收第一直流信號V1，第三輸入端用於接收第二直流信號V2，第四輸入端與第一節點A相連，第五輸入端與第二節點B相連，以及輸出端與第三節點C相連；第三節點控制模組3用於，在第一節點A的電位為第一電位時將第一直流信號V1提供給所述第三節點C，在第二時鐘信號CB的電位與第二節點B的電位均為第一電位時，將第二直流信號CB提供給第三節點C，以及在第三節點C處於浮接狀態時，使其第二輸入端與第三節點C之間的電壓差保持為上一時段的電壓差；

第一輸出模組4，其第一輸入端用於接收第二直流信號V2，第二輸入端與第一節點A相連以及輸出端與移位暫存器的驅動信號輸出端Output相連；第一輸出模組4用於在第一節點A的電位為第一電位時，將第二直流信號V2提供給驅動信號輸出端Output；

第二輸出模組5，其第一輸入端用於接收第一直流信號V1，第二輸入端與第三節點C相連，以及輸出端與移位暫存器的驅動信號輸出端Output相連；第二輸出模組5用於在第三節點C的電位為第一電位時，將第一直流信號V1提供給驅動信號輸出端Output；

當輸入信號Input的有效脈衝信號為高電位時，第一電位為低電位，第一直流信號V1的電位為高電位，第二直流信號V2的電位為低電位；或者，當輸入信號Input的有效脈衝信號為低電位時，第一電位為高電位，第一直流信號V1的電位為低電位，第二直流信號V2的電位為高電位。

需要說明的是，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，當輸入信號的有效脈衝信號為高電位時，輸入信號的上升沿與第一時鐘信號的下降沿，以及第二時鐘信號的上升沿對齊，輸入信號的下降沿與第一時鐘信號的上升沿對齊；並且第一時鐘信號和第二時鐘信號的周期相同，占空比相同，且占空比大於0.5；或者，當輸入信號的有效脈衝信號為低電位時，輸入信號的下降沿與第一時鐘信號的上升沿，以及第二時鐘信號的下降沿對齊，輸入信號的上升沿與第一時鐘信號的下降沿對齊；並且第一時鐘信號和第二時鐘信號的周期相同，占空比相同，且占空比小於0.5。

下面結合具體實施例，對《一種移位暫存器、柵極驅動電路和相關顯示裝置》進行詳細說明。需要說明的是，該實施例是為了更好的解釋該發明，但不限制該發明。

較佳地，為了便於實施，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，如圖2a和圖2b所示，第一節點控制模組1具體可以包括：第一開關電晶體T1、第二開關電晶體T2、和第三開關電晶體T3和第一電容C1；其中，

第一開關電晶體T1，其柵極用於接收第一時鐘信號CK，源極用於接收輸入信號Input，漏極與第一節點A相連；

第二開關電晶體T2，其柵極與第二節點B相連，源極用於接收第一直流信號V1，漏極與第三開關電晶體T3的源極相連；

第三開關電晶體T3，其柵極用於接收第二時鐘信號CB，漏極與第一節點A相連；

第一電容C1的一端與第一節點A相連，另一端用於接收第二時鐘信號CB。

進一步地，在具體實施時，如圖2a所示，第一開關電晶體T1、第二開關電晶體T2和第三開關電晶體T3均可以為P型電晶體。或者，如圖2b所示，第一開關電晶體T1、第二開關電晶體T2和第三開關電晶體T3均可以為N型電晶體，在此不限定。

具體地，在具體實施時，當第一開關電晶體T1在第一時鐘信號CK的控制下處於導通狀態時，將輸入信號Input提供給第一節點A，當第二開關電晶體T2在第二節點B的電位的控制下以及第三開關電晶體T3在第二時鐘信號CB的控制下均處於導通狀態時，將第一直流信號V1提供給第一節點A，以及當第一節點A處於浮接狀態時，根據第一電容C1的自舉作用，使其第三輸入端與第一節點A之間的電壓差保持為上一時間段的電壓差。

以上僅是舉例說明移位暫存器中第一節點控制模組的具體結構，在具體實施時，第一節點控制模組的具體結構不限於《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述結構，還可以是該領域技術人員可知的其他結構，在此不做限定。

較佳地，在具體實施時，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，如圖2a和圖2b所示，第二節點控制模組2具體可以包括：第四開關電晶體T4、第五開關電晶體T5和第二電容C2；其中，

第四開關電晶體T4，其柵極與第一節點A相連，源極用於接收第一時鐘信號CK，漏極與第二節點B相連；

第五開關電晶體T5，其柵極用於接收第一時鐘信號CK，源極用於接收第二直流信號V2，漏極與第二節點B相連；

第二電容C2的一端與第二節點B相連，另一端用於接收第二時鐘信號CB。

進一步地，在具體實施時，如圖2a所示，第四開關電晶體T4和第五開關電晶體T5均可以為P型電晶體。或者，如圖2b所示，第四開關電晶體T4和第五開關電晶體T5均可以為N型電晶體，在此不限定。

具體地，在具體實施時，當第四開關電晶體T4在第一節點A的控制下處於導通狀態時，將第一時鐘信號CK提供給第二節點B，當第五開關電晶體T5在第一時鐘信號CK的控制下處於導通狀態時，將第二直流信號V2提供給第二節點B，以及當第二節點B處於浮接狀態時，根據第二電容C2的自舉作用，使其第三輸入端與第二節點B之間的電壓差保持為上一時間段的電壓差。

以上僅是舉例說明移位暫存器中第二節點控制模組的具體結構，在具體實施時，第二節點控制模組的具體結構不限於《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述結構，還可以是該領域技術人員可知的其他結構，在此不做限定。

較佳地，在具體實施時，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，如圖2a和圖2b所示，第三節點控制模組3具體可以包括：第六開關電晶體T6、第七開關電晶體T7、第八開關電晶體T8和第三電容C3；其中，

第六開關電晶體T6，其柵極與第二節點B相連，源極用於接收第二直流信號V2，漏極與第七開關電晶體T7的源極相連；

第七開關電晶體T7，其柵極用於接收第二時鐘信號CB，漏極與第三節點C相連；

第八開關電晶體T8，其柵極與第一節點A相連，源極用於接收第一直流信號V1，漏極與第三節點C相連；

第三電容C3的一端與第三節點C相連，另一端用於接收第一直流信號V1。

進一步地，在具體實施時，如圖2a所示，第六開關電晶體T6、第七開關電晶體T7、第八開關電晶體T8均可以為P型電晶體。或者，如圖2b所示，第六開關電晶體T6、第七開關電晶體T7、第八開關電晶體T8均可以為N型電晶體，在此不限定。

具體地，在具體實施時，當第六開關電晶體T6在第二節點B的控制下以及第七開關電晶體T7在第二時鐘信號CB的控制下均處於導通狀態時，將第二直流信號V2提供給第三節點C，以及在第三節點C處於浮接狀態時，根據第三電容C3的自舉作用，使其第二輸入端與第三節點C之間的電壓差保持為上一時段的電壓差。

以上僅是舉例說明移位暫存器中第三節點控制模組的具體結構，在具體實施時，第三節點控制模組的具體結構不限於《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述結構，還可以是該領域技術人員可知的其他結構，在此不做限定。

較佳地，在具體實施時，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，如圖2a和圖2b所示，第一輸出模組4具體可以包括：第九開關電晶體T9；其中，

第九開關電晶體T9，其柵極與第一節點A相連，源極用於接收第二直流信號V2，漏極與驅動信號輸出端Output相連。

進一步地，在具體實施時，如圖2a所示，第九開關電晶體T9可以為P型電晶體。或者，如圖2b所示，第九開關電晶體T9可以為N型電晶體，在此不限定。

具體地，在具體實施時，當第九開關電晶體T9在第一節點A的電位的控制下處於導通狀態時，將第二直流信號V2提供給驅動信號輸出端Output。

以上僅是舉例說明移位暫存器中第一輸出模組的具體結構，在具體實施時，第一輸出模組的具體結構不限於《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述結構，還可以是該領域技術人員可知的其他結構，在此不做限定。

較佳地，在具體實施時，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，如圖2a和圖2b所示，第二輸出模組5具體可以包括：第十開關電晶體T10；其中，

第十開關電晶體T10，其柵極與第三節點C相連，源極用於接收第一直流信號V1，漏極與驅動信號輸出端Output相連。

進一步地，在具體實施時，如圖2a所示，第十開關電晶體T10可以為P型電晶體。或者，如圖2b所示，第十開關電晶體T10可以為N型電晶體，在此不限定。

具體地，在具體實施時，當第十開關電晶體T10在第三節點C的電位的控制下處於導通狀態時，將第一直流信號V1提供給驅動信號輸出端Output。

較佳地，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器中，電晶體一般均採用相同材質的電晶體，在具體實施時，當輸入信號的有效脈衝信號為高電位時，所有開關電晶體均為P型電晶體，且第一直流信號的電位為高電位，第二直流信號的電位為低電位；當輸入信號的有效脈衝信號為低電位時，所有開關電晶體均為N型電晶體，且第一直流信號的電位為低電位，第二直流信號的電位為高電位。

具體地，在具體實施時，P型開關電晶體在高電位作用下截止，在低電位作用下導通；N型開關電晶體在高電位作用下導通，在低電位作用下截止。

需要說明的是《一種移位暫存器、柵極驅動電路和相關顯示裝置》上述實施例中提到的開關電晶體可以是薄膜電晶體（TFT，Thin Film Transistor），也可以是金屬氧化物半導體場效應管（MOS，Metal Oxide Scmiconductor），在此不做限定。在具體實施中，這些電晶體的源極和漏極根據電晶體類型以及輸入信號的不同，其功能可以互換，在此不做具體區分。

實施案例

下面分別結合電路時序圖對《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器的工作過程作以描述。下述描述中以1表示高電位信號，0表示低電位信號。

實例一

以圖2a所示的移位暫存器的結構為例對其工作過程作以描述，其中在圖2a所示的移位暫存器中，所有開關電晶體均為P型電晶體，各P型電晶體在高電位作用下截止，在低電位作用下導通；第一時鐘信號CK和第二時鐘信號CB的周期相同，占空比相同，並且第一時鐘信號CK和第二時鐘信號CB的占空比均大於0.5；第一直流信號V1的電位為高電位，第二直流信號V2的電位為低電位；對應的輸入輸出時序圖如圖3a所示。具體地，選取如圖3a所示的輸入輸出時序圖中的S1、S2、S3、S4和S5五個階段。

在S1階段，前半時間段，Input＝0，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為低電位；由於CB＝1，第一電容C1開始充電；由於第一節點A的電位為低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝1，第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

後半時間段，Input＝0，CK＝1，CB＝1。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝1，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位保持為前一時間段的低電位，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於第四開關電晶體T4導通，並將高電位的第一時鐘信號CK提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝1且第二節點B的電位為高電位，因此第二開關電晶體T2、第三開關電晶體T3、第六開關電晶體T6和第七開關電晶體T7均截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

在S2階段，Iutput＝0，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝0，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位被進一步拉低，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於第四開關電晶體T4導通，因此將高電位的第一時鐘信號CK提供給第二節點B，因此第二節點B的電位為高電位；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均截止；由於第八電晶體T8導通，因此將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

在S3階段，前半時間段，Iutput＝1，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Iutput提供給第一節點A，因此第一節點A的電位為高電位；由於第一節點A的電位為高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝1，第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；因此驅動信號輸出端Output輸出保持為S2階段的低電位掃描信號。

後半時間段，Input＝0，CK＝1，CB＝1。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝1，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位保持為前一時間段的低電位，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7均截止；因此驅動信號輸出端Output輸出保持為S3階段上一時間段的低電位掃描信號。

在S4階段，Input＝0，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝0，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位被進一步拉低，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0。因此第三開關電晶體T3和第七開關電晶體T7均導通；由於第二開關電晶體T2和第三電晶體T3均導通，因此將高電位的第一時鐘信號CK通過第二開關電晶體T2和第三開關電晶體T3提供給第一節點A，因此第一節點A的電位是高電位；由於第一節點A的電位是高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於第六開關電晶體T6和第七電晶體T7均導通，並將第二直流信號V2通過第六開關電晶體T6和第七電晶體T7提供給第三節點C，因此第三節點C的電位為低電位，第三電容C3開始充電；由於第三節點C的電位為低電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

在S5階段，前半時間段，Input＝0，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為低電位；由於CB＝1，第一電容C1開始充電；由於第一節點A的電位為低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝1，第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

後半時間段，Input＝0，CK＝1，CB＝1。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝1，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位保持為前一時間段的低電位，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於第四開關電晶體T4導通，因此將高電位的第一時鐘信號CK提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝1且第二節點B的電位為高電位，因此第二開關電晶體T2、第三開關電晶體T3、第六開關電晶體T6和第七開關電晶體T7均截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器，在S5階段之後，一直重複執行S2階段和S1階段，直至下一幀開始。

實例二

以圖2a所示的移位暫存器的結構為例對其工作過程作以描述，在實施例一的基礎上將輸入信號Input的有效脈衝信號的時長延長一個時鐘信號周期，對應的輸入輸出時序圖如圖3b所示。具體地，選取如圖3b所示的輸入輸出時序圖中的S1、S2、S3、S4和S5五個階段，其中S3階段又分為S31、S32和S33三個階段。

在S1階段，前半時間段，Input＝0，CK＝0，CB＝1。後半時間段，Input＝0，CK＝1，CB＝1。具體工作過程與實例一中S1階段的工作過程相同，在此不作贅述。

在S2階段，Iutput＝0，CK＝1，CB＝0。具體工作過程與實例一中S2階段的工作過程相同，在此不作贅述。

在S3階段，其中，在S31階段的前半時間段，Iutput＝1，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Iutput提供給第一節點A，因此第一節點A的電位為高電位；由於第一節點A的電位為高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝1，第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；因此驅動信號輸出端Output輸出保持為S2階段的低電位掃描信號。

後半時間段，Input＝1，CK＝1，CB＝1。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝1，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位仍為高電位，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CB＝1，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位仍為低電位，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7均截止；因此驅動信號輸出端Output輸出保持為S3階段前一時間段的低電位掃描信號。

在S32階段，Input＝1，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝0，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位被進一步拉低，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0，因此第三電晶體T3和第七電晶體T7均導通；由於第二開關電晶體T2和第三電晶體T3均導通，因此將高電位的第一時鐘信號CK通過第二開關電晶體T2和第三開關電晶體T3提供給第一節點A，因此第一節點A的電位為高電位；由於第一節點A的電位是高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於第六開關電晶體T6和第七電晶體T7均導通，並將第二直流信號V2通過第六開關電晶體T6和第七電晶體T7提供給第三節點C，因此第三節點C的電位為低電位，第三電容C3開始充電；由於第三節點C的電位為低電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

在S33階段的前半時間段，Input＝1，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為高電位；由於第一節點A的電位為高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝1，第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；根據第三電容C3的自舉作用，為了維持第三電容C3兩端的電壓差，因此第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

後半時間段，Input＝0，CK＝1，CB＝1。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝1，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，第二節點B的電位為低電位；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝1，第三開關電晶體T3和第七開關電晶體T7均截止；根據第三電容C3的自舉作用，為了維持第三電容C3兩端的電壓差，第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

在S4階段，Input＝0，CK＝1，CB＝0。具體工作過程與實例一中S4階段的工作過程相同，在此不作贅述。

在S5階段，前半時間段，Input＝0，CK＝0，CB＝1。後半時間段，Input＝0，CK＝1，CB＝1。具體工作過程與實例一中S5階段的的工作過程相同，在此不作贅述。

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器，在S5階段之後，一直重複執行S2階段和S1階段，直至下一幀開始。

實例三

以圖2a所示的移位暫存器的結構為例對其工作過程作以描述，在實施例二的基礎上將輸入信號Input的有效脈衝信號的時長延長一個時鐘信號周期，對應的輸入輸出時序圖如圖3c所示。具體地，選取如圖3c所示的輸入輸出時序圖中的是S1、S2、S3、S4和S5五個階段，其中S3階段又分為S31、S32、S33、S34和S35五個階段。

在S1階段，前半時間段，Input＝0，CK＝0，CB＝1。後半時間段，Input＝0，CK＝1，CB＝1。具體工作過程與實例一中S1階段的的工作過程相同，在此不作贅述。

在S2階段，Iutput＝0，CK＝1，CB＝0。具體工作過程與實例一中S2階段的工作過程相同，在此不作贅述。

在S3階段，其中，在S31階段的前半時間段，Iutput＝1，CK＝0，CB＝1。在S31階段的後半時間段，Iutput＝1，CK＝1，CB＝1。具體工作過程與實例二中S31階段的工作過程相同，在此不作贅述。

在S32階段，Iutput＝1，CK＝1，CB＝0。具體工作過程與實例二中S32階段的工作過程相同，在此不作贅述。

在S33階段的前半時間段，Iutput＝1，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Iutput提供給第一節點A，因此第一節點A的電位為高電位；由於第一節點A的電位為高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝1，第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；因此驅動信號輸出端Output輸出保持為S2階段的低電位掃描信號。

在S34階段，Input＝1，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝0，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位被進一步拉低，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0，因此第三電晶體T3和第七電晶體T7均導通；由於第二開關電晶體T2和第三電晶體T3均導通，因此將高電位的第一時鐘信號CK通過第二開關電晶體T2和第三開關電晶體T3提供給第一節點A，因此第一節點A的電位為高電位；由於第一節點A的電位是高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於第六開關電晶體T6和第七電晶體T7均導通，並將第二直流信號V2通過第六開關電晶體T6和第七電晶體T7提供給第三節點C，因此第三節點C的電位為低電位，第三電容C3開始充電；由於第三節點C的電位為低電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。可以看出S34階段的工作過程與S32階段的工作過程相同。

在S35階段的前半時間段，Input＝1，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為高電位；由於第一節點A的電位為高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝1第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；根據第三電容C3的自舉作用，為了維持第三電容C3兩端的電壓差，因此第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

在S4階段，Input＝0，CK＝1，CB＝0。具體工作過程與實例一中S4階段的工作過程相同，在此不作贅述。

在S5階段，前半時間段，Input＝0，CK＝0，CB＝1。後半時間段，Input＝0，CK＝1，CB＝1。具體工作過程與實例一中S5階段的工作過程相同，在此不作贅述。

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器，在S5階段之後，一直重複執行S2階段和S1階段，直至下一幀開始。

通過上述實例一、實例二和實例三可以看出，該發明實施例提供的上述移位暫存器，在實例一中輸入信號的基礎上，將輸入信號的有效脈衝信號的時長延長一個時鐘信號周期，即可輸出實例二中對應時長的掃描信號，將輸入信號的有效脈衝信號時長延長兩個時鐘信號周期，即可輸出實例三中對應時長的掃描信號，依次類推，通過延長有效脈衝信號的時間長度，可以實現與輸入信號的有效脈衝信號的時間長度相同時長的掃描信號。

上述移位暫存器由於僅需通過改變輸入信號的時長來控制驅動信號輸出端輸出的掃描信號的時長，而不需要進行時鐘信號的改變以及進行電路的改動和工藝的改變。因此與2015年之前的技術通過採用多種時鐘控制信號來控制驅動信號輸出端輸出的掃描信號的時長相比，可以降低柵極驅動電路的難度，以及降低工藝複雜問題，從而降低成本。

實例四

以圖2b所示的移位暫存器的結構為例對其工作過程作以描述，其中在圖2b所示的移位暫存器中，所有開關電晶體均為N型電晶體，各N型電晶體在高電位作用下導通，在低電位作用下截止；第一時鐘信號CK和第二時鐘信號CB的周期相同，占空比相同，並且第一時鐘信號CK和第二時鐘信號CB的占空比均小於0.5；第一直流信號V1的電位為低電位，第二直流信號V2的電位為高電位；對應的輸入輸出時序圖如圖4a所示。具體地，選取如圖4a所示的輸入輸出時序圖中的S1、S2、S3、S4和S5五個階段。

在S1階段，前半時間段，Input＝1，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為高電位；由於CB＝0，第一電容C1開始充電；由於第一節點A的電位為高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於CK＝1且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝0，第二電容C2開始充電；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

後半時間段，Input＝1，CK＝0，CB＝0。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝0，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位保持為前一時間段的高電位，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於第四開關電晶體T4導通，並將低電位的第一時鐘信號CK提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝0且第二節點B的電位為低電位，因此第二開關電晶體T2、第三開關電晶體T3、第六開關電晶體T6和第七開關電晶體T7均截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

在S2階段，Iutput＝1，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝1，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位被進一步拉高，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於第四開關電晶體T4導通，因此將低電位的第一時鐘信號CK提供給第二節點B，因此第二節點B的電位為低電位；由於第二節點B的電位為低電位，因此第二開關電晶體T2和第六開關電晶體T6均截止；由於第八電晶體T8導通，因此將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

在S3階段，前半時間段，Iutput＝0，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Iutput提供給第一節點A，因此第一節點A的電位為低電位；由於第一節點A的電位為低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝1且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝1，第二電容C2開始充電；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7截止；因此驅動信號輸出端Output輸出保持為S2階段的高電位掃描信號。

後半時間段，Input＝1，CK＝0，CB＝0。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝0，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位保持為前一時間段的高電位，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝1，因此第三開關電晶體T3和第七開關電晶體T7均截止；因此驅動信號輸出端Output輸出保持為S3階段上一時間段的高電位掃描信號。

在S4階段，Input＝1，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝1，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位被進一步拉高，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝1。因此第三開關電晶體T3和第七開關電晶體T7均導通；由於第二開關電晶體T2和第三電晶體T3均導通，因此將低電位的第一時鐘信號CK通過第二開關電晶體T2和第三開關電晶體T3提供給第一節點A，因此第一節點A的電位是低電位；由於第一節點A的電位是低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於第六開關電晶體T6和第七電晶體T7均導通，並將第二直流信號V2通過第六開關電晶體T6和第七電晶體T7提供給第三節點C，因此第三節點C的電位為高電位，第三電容C3開始充電；由於第三節點C的電位為高電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

在S5階段，前半時間段，Input＝1，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為高電位；由於CB＝0，第一電容C1開始充電；由於第一節點A的電位為高電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於CK＝1且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝0，第二電容C2開始充電；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

後半時間段，Input＝1，CK＝0，CB＝0。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5截止；由於CB＝0，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位保持為前一時間段的高電位，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均導通；由於第四開關電晶體T4導通，因此將低電位的第一時鐘信號CK提供給第二節點B，因此第二節點B的電位為低電位；由於CB＝0且第二節點B的電位為低電位，因此第二開關電晶體T2、第三開關電晶體T3、第六開關電晶體T6和第七開關電晶體T7均截止；由於第八電晶體T8導通並將第一直流信號V1的電位提供給第三節點C，因此第三節點C的電位為低電位；由於第三節點C的電位為低電位，因此第十開關電晶體T10截止；由於第九開關電晶體T9導通並將第二直流信號V2提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位掃描信號。

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器，在S5階段之後，一直重複執行S2階段和S1階段，直至下一幀開始。

實例五

以圖2b所示的移位暫存器的結構為例對其工作過程作以描述，在實例四的基礎上將輸入信號Input的有效脈衝信號的時長延長一個時鐘信號周期，對應的輸入輸出時序圖如圖4b所示。具體地，選取如圖4b所示的輸入輸出時序圖中的S1、S2、S3、S4和S5五個階段，其中S3階段又分為S31、S32和S33三個階段。

在S1階段，前半時間段，Input＝1，CK＝1，CB＝0。後半時間段，Input1＝1，CK＝0，CB＝0。具體工作過程與實例四中S1階段的工作過程相同，在此不作贅述。

在S2階段，Iutput＝1，CK＝0，CB＝1。具體工作過程與實例四中S2階段的工作過程相同，在此不作贅述。

在S3階段，其中，在S31階段的前半時間段，Iutput＝0，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Iutput提供給第一節點A，因此第一節點A的電位為低電位；由於第一節點A的電位為低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝1且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝0，第二電容C2開始充電；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7截止；因此驅動信號輸出端Output輸出保持為S2階段的高電位掃描信號。

後半時間段，Input＝0，CK＝0，CB＝0。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝0，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位仍低電位，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CB＝0，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位仍為高電位，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7均截止；因此驅動信號輸出端Output輸出保持為S3階段前一時間段的高電位掃描信號。

在S32階段，Input＝0，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝1，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位被進一步拉高，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0，因此第三電晶體T3和第七電晶體T7均導通；由於第二開關電晶體T2和第三電晶體T3均導通，因此將低電位的第一時鐘信號CK通過第二開關電晶體T2和第三開關電晶體T3提供給第一節點A，因此第一節點A的電位為低電位；由於第一節點A的電位是低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於第六開關電晶體T6和第七電晶體T7均導通，並將第二直流信號V2通過第六開關電晶體T6和第七電晶體T7提供給第三節點C，因此第三節點C的電位為高電位，第三電容C3開始充電；由於第三節點C的電位為高電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

在S33階段的前半時間段，Input＝0，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為低電位；由於第一節點A的電位為低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝0，第二電容C2開始充電；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7截止；根據第三電容C3的自舉作用，為了維持第三電容C3兩端的電壓差，因此第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

後半時間段，Input＝1，CK＝0，CB＝0。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝0，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，第二節點B的電位為高電位；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0，第三開關電晶體T3和第七開關電晶體T7均截止；根據第三電容C3的自舉作用，為了維持第三電容C3兩端的電壓差，第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

在S4階段，Input＝1，CK＝0，CB＝1。具體工作過程與實例四中S4階段的工作過程相同，在此不作贅述。

在S5階段，前半時間段，Input＝1，CK＝1，CB＝0。後半時間段，Input＝1，CK＝0，CB＝0。具體工作過程與實例四中S5階段的的工作過程相同，在此不作贅述。

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器，在S5階段之後，一直重複執行S2階段和S1階段，直至下一幀開始。

實例六

以圖2b所示的移位暫存器的結構為例對其工作過程作以描述，在實例四的基礎上將輸入信號Input的有效脈衝信號的時長延長一個時鐘信號周期，對應的輸入輸出時序圖如圖4c所示。具體地，選取如圖4c所示的輸入輸出時序圖中的S1、S2、S3、S4和S5五個階段，其中S3階段又分為S31、S32和S33三個階段。

在S1階段，前半時間段，Input＝1，CK＝1，CB＝0。後半時間段，Input1＝1，CK＝0，CB＝0。具體工作過程與實例四中S1階段的工作過程相同，在此不作贅述。

在S2階段，Iutput＝1，CK＝0，CB＝1。具體工作過程與實例四中S2階段的工作過程相同，在此不作贅述。

在S3階段，其中，在S31階段的前半時間段，Iutput＝0，CK＝1，CB＝0。

在S31階段的後半時間段，Iutput＝0，CK＝0，CB＝0。具體工作過程與實例四中S31階段的工作過程相同，在此不作贅述。

在S32階段，Iutput＝0，CK＝0，CB＝1。具體工作過程與實例四中S32階段的工作過程相同，在此不作贅述。

在S33階段，前半時間段，Iutput＝0，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Iutput提供給第一節點A，因此第一節點A的電位為低電位；由於第一節點A的電位為低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝1且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝0，第二電容C2開始充電；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7截止；因此驅動信號輸出端Output輸出保持為S2階段的高電位掃描信號。可以看出S33階段的工作過程與S31階段的工作過程相同。

後半時間段，Input＝0，CK＝0，CB＝0。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝0，根據第一電容C1的自舉作用，為了維持第一電容C1兩端的電壓差，因此第一節點A的電位仍為低電位，以保證在此階段中第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CB＝0，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位仍為高電位，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7均截止；因此驅動信號輸出端Output輸出保持為S3階段前一時間段的高電位掃描信號。可以看出S33階段的工作過程與S31階段的工作過程相同。

在S34階段，Input＝0，CK＝0，CB＝1。由於CK＝0，因此第一開關電晶體T1和第五開關電晶體T5均截止；由於CB＝1，根據第二電容C2的自舉作用，為了維持第二電容C2兩端的電壓差，因此第二節點B的電位被進一步拉高，以保證在此階段中第二開關電晶體T2和第六開關電晶體T6均導通；由於CB＝0，因此第三電晶體T3和第七電晶體T7均導通；由於第二開關電晶體T2和第三電晶體T3均導通，因此將低電位的第一時鐘信號CK通過第二開關電晶體T2和第三開關電晶體T3提供給第一節點A，因此第一節點A的電位為低電位；由於第一節點A的電位是低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於第六開關電晶體T6和第七電晶體T7均導通，並將第二直流信號V2通過第六開關電晶體T6和第七電晶體T7提供給第三節點C，因此第三節點C的電位為高電位，第三電容C3開始充電；由於第三節點C的電位為高電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。可以看出S33階段的工作過程與S32階段的工作過程相同。可以看出S34階段的工作過程S32階段的工作過程相同。

在S35階段的前半時間段，Input＝0，CK＝1，CB＝0。由於CK＝1，因此第一開關電晶體T1導通；由於第一開關電晶體T1導通並將輸入信號Input提供給第一節點A，因此第一節點A的電位為低電位；由於第一節點A的電位為低電位，因此第四開關電晶體T4、第八開關電晶體T8和第九開關電晶體T9均截止；由於CK＝0且第五開關電晶體T5導通並將第二直流信號V2的電位提供給第二節點B，因此第二節點B的電位為高電位；由於CB＝0，第二電容C2開始充電；由於第二節點B的電位為高電位，因此第二開關電晶體T2和第六開關電晶體T6均導通，第二開關電晶體T2將第一直流信號V1提供給第三開關電晶體T3，第六開關電晶體T6將第二直流信號V2提供給第七開關電晶體T7；由於CB＝0，因此第三開關電晶體T3和第七開關電晶體T7截止；根據第三電容C3的自舉作用，為了維持第三電容C3兩端的電壓差，因此第三節點C的電位為高電位；由於第三節點C的電位為高電位，因此第十開關電晶體T10導通；由於第十開關電晶體T10導通並將第一直流信號V1提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位掃描信號。

在S4階段，Input＝1，CK＝0，CB＝1。具體工作過程與實例四中S4階段的工作過程相同，在此不作贅述。

在S5階段，前半時間段，Input＝1，CK＝1，CB＝0。後半時間段，Input＝1，CK＝0，CB＝0。具體工作過程與實例四中S5階段的的工作過程相同，在此不作贅述。

《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器，在S5階段之後，一直重複執行S2階段和S1階段，直至下一幀開始。

通過上述實例四、實例五和實例六可以看出，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述移位暫存器，在實例四中輸入信號的基礎上，將輸入信號的有效脈衝信號的時長延長一個時鐘信號周期，即可輸出實例五中對應時長的掃描信號，將輸入信號的有效脈衝信號時長延長兩個時鐘信號周期，即可輸出實例六中對應時長的掃描信號，依次類推，通過延長有效脈衝信號的時間長度，可以實現與輸入信號的有效脈衝信號的時間長度相同時長的掃描信號。

基於同一發明構思，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例還提供了一種柵極驅動電路，如圖5所示，包括串聯的多個移位暫存器：SR（1）、SR（2）…SR（n）…SR（N-1）、SR（N）（共N個移位暫存器，1≤n≤N），第一級移位暫存器SR（1）的輸入信號Input由起始信號端STV輸入，除第一級移位暫存器SR（1）之外，其餘各級移位暫存器SR（n）的輸入信號，Input均由其連線的上一級移位暫存器SR（n-1）的驅動信號輸出端Output_n-1輸入。

進一步地，在《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述柵極驅動電路中，第一時鐘信號CK、第二時鐘信號CB、第一直流信號V1和第二直流信號V2均輸入各級移位暫存器中。

具體地，上述柵極驅動電路中的每個移位暫存器的具體結構與《一種移位暫存器、柵極驅動電路和相關顯示裝置》上述移位暫存器在功能和結構上均相同，重複之處不再贅述。該柵極驅動電路可以套用於液晶顯示面板（LCD）中，也可以套用於有機電致發光（OLED）顯示面板中，在此不作限定。

眾所周知，在2015年之前的OLED顯示面板中，採用的柵極驅動電路的掃描時長是固定的，而顯示面板中的各行像素在開始掃描之後就處於發光狀態的，因此，導致顯示面板中各行像素的發光時間是不容易調節的。

而《一種移位暫存器、柵極驅動電路和相關顯示裝置》提供的上述柵極驅動電路僅需通過改變輸入信號的時長來控制驅動信號輸出端輸出的掃描信號的時長，因此將《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例提供的上述柵極驅動電路套用於OLED顯示面板中，可以通過改變輸入信號的時長來控制掃描信號的時長，從而通過控制掃描時間來控制各行像素的發光時間，進而可以控制OLED顯示面板的發光亮度。

基於同一發明構思，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例還提供了一種有機電致發光顯示面板，包括上述的柵極驅動電路。通過該柵極驅動電路為有機電致發光顯示面板中陣列基板上的各柵線提供掃描信號，其具體實施可參見上述柵極驅動電路的描述，相同之處不再贅述。

基於同一發明構思，《一種移位暫存器、柵極驅動電路和相關顯示裝置》實施例還提供了一種顯示裝置，包括該發明實施例提供的上述有機電致發光顯示面板。

榮譽表彰

2020年7月14日，《一種移位暫存器、柵極驅動電路和相關顯示裝置》獲得第二十一屆中國專利獎優秀獎。

一種移位暫存器、柵極驅動電路和相關顯示裝置

基本介紹

專利背景

發明內容

專利目的

技術方案

改善效果

附圖說明

技術領域

權利要求

實施方式

操作內容

實施案例

榮譽表彰

相關詞條

熱門詞條