《混合信號設計方法學指導》是科學出版社於2015年出版的圖書，作者是陳介斯，Michael Henrie等
基本介紹
- 中文名：混合信號設計方法學指導
- 作者：陳介斯，Michael Henrie等
- 出版社：科學出版社
- 譯者：陳春章，何樂年，艾霞
- 出版時間：2015-1-1
- 頁數：367
- 定價：98元
- ISBN：9787030419590
內容簡介,作者簡介,目錄,
內容簡介
本書回顧混合信號設計的發展和通用方法，重點介紹近年來發展套用的積體電路混合信號設計的最新方法，包括系統級行為級模型，驗證方法，最新工藝設計要素等。本書引進國際最新設計概念，介紹先進設計方法、理論和工程工藝過程,具有重要工程價值、教學研究參考價值和重要學術價值。本書由數名從事相關領域的資深工程人員聯名撰寫。半導體積體電路的發展經歷了從模擬到數字、又從數字到模擬的設計方法，近年來進入到了更加前沿的數模混合設計的方法學。國際先進公司，尤其是北美等大公司，例如德州儀器（TI），飛思卡爾（Freescale）等往往又走在了這些先進技術的前面。本書介紹的最新最實用的各種設計技術無疑將會被先進設計公司和大學選為教學參考書和培訓教材。本書適合混合信號設計工程人員、技術經理、大學研究生、大學相關專業教授等。
作者簡介
作者:布瑞恩·貝利（Brian bailey）等著；陳春章等
目錄
作者簡介
譯者序
序
前言
致謝
翻譯人員與審稿人員名單
第1章 混合信號設計趨勢與挑戰 1
1.1 導言 1
1.2 混合信號驗證 2
1.3 行為建模 4
1.4 低功耗驗證 5
1.5 可測試性設計 6
1.6 晶片規劃 6
1.7 混合信號IP的重用 7
1.8 全晶片簽核 8
1.9 襯底噪聲 9
1.10 積體電路與封裝協同設計 9
1.11 設計合作與數據管理 10
參考文獻 10
第2章 混合信號設計方法回顧 12
2.1 自上而下與自下而上的設計方案 12
2.2 系統設計、片上系統設計和IP設計 13
2.3 模擬為中心的混合信號方法學 14
2.4 數字為中心的混合信號方法學 15
2.5 統一的同步的混合信號方法學 18
2.6 選擇正確的方法學 21
2.7 低功耗與混合信號設計 22
參考文獻 24
第3章 模擬混合信號行為級建模 26
3.1 概述 26
3.2 模型類別 27
3.2.1 模型開發 28
3.2.2 設計的拓撲考慮 28
3.3 模型種類 29
3.3.1 離散數字建模 30
3.3.2 連續模擬建模 30
3.3.3 混合信號建模 31
3.3.4 實數建模 31
3.3.5 組合建模方式 32
3.4 基本建模格式 32
3.4.1 模型工作模式描述 32
3.4.2 混合信號可程式增益放大器模型 33
3.4.3 模擬 PGA模型 37
3.4.4 實數 PGA模型 39
3.4.5 數字 PGA模型 41
3.5 補充模型代碼實例 42
3.5.1 數字：Verilog D觸發器 42
3.5.2 模擬：Verilog‐A運算放大器 44
3.5.3 混合信號：Verilog‐AMS數模轉換器 48
3.5.4 實數建模 52
3.6 建模最優方法考量 55
3.6.1 模擬最佳方法 56
3.6.2 數字最佳方法 62
3.6.3 混合信號最佳方法 63
3.6.4 實數最佳方法 66
3.6.5 模型和電路工作的比較驗證 67
3.6.6 離散多驅動解析 69
3.7 總結 70
參考文獻 70
第4章 混合信號驗證方法學 72
4.1 概述 72
4.1.1 混合信號仿真器是驗證的基礎 73
4.1.2 設計畫分，驗證計畫，測試回歸 74
4.1.3 基於斷言的驗證 74
4.1.4 覆蓋率測量 75
4.2 混合信號仿真是驗證的基礎 76
4.2.1 數字和模擬驗證過程的差距 76
4.2.2 混合信號和混合級別的仿真 77
4.2.3 新的方式看待混合信號驗證 77
4.2.4 模擬和數字的互動 78
4.2.5 混合信號同步 80
4.2.6 什麼構成了未來的混合信號仿真器 81
4.3 設計分割、仿真計畫、回歸測試 83
4.3.1 設計分割 83
4.3.2 測試計畫 84
4.3.3 回歸測試 87
4.4 基於斷言的驗證 87
4.4.1 模擬和混合信號空間的斷言 89
4.4.2 混合信號斷言套用 89
4.4.3 模擬和混合信號的現有斷言方法 90
4.4.4 在 Verilog‐AMS中使用 PSL 92
4.4.5 在混合設計中使用 SystemVerilog斷言 93
4.4.6 使用取值套用斷言到純模擬特性 94
4.4.7 標準委員會的活動 95
4.4.8 混合信號的Σ—Δ ADC實例 96
4.4.9 結論 101
4.5 覆蓋率測量 102
4.5.1 數字覆蓋率方法 103
4.5.2 混合信號覆蓋需求 104
4.6 指標驅動的混合信號驗證 107
4.6.1 模擬驗證計畫 109
4.6.2 構建 UVM‐MS驗證環境 110
4.6.3 收集覆蓋率 110
4.6.4 生成輸入 113
4.6.5 檢查模擬功能 115
4.6.6 使用斷言 117
4.6.7 時鐘，復位和電源控制 117
4.6.8 模擬模型的建立和確認 118
4.6.9 集成測試環境 118
4.6.10 連線測試平台 119
4.6.11 系統級參數和時序 120
4.6.12 創建運行腳本和其他支持檔案 121
4.6.13 推薦的目錄結構 121
4.6.14 回歸和計畫之間的循環閉合 122
4.6.15 更新 SoC級測試計畫 123
4.6.16 進入 SoC級 123
4.7 混合信號設計的低功耗意圖驗證 125
4.7.1 低功耗簡介 125
4.7.2 基本低功耗特性概述 126
4.7.3 多電壓域 128
4.7.4 混合信號中的低功耗 128
4.7.5 邏輯到電氣轉換 129
4.7.6 電氣到邏輯轉換 131
4.7.7 用低功耗規範控制模擬電源供電 131
4.8 混合信號低功耗驗證的挑戰 133
4.8.1 具有電源感知的電氣到邏輯轉換的參考電壓選擇 133
4.8.2 多驅動和標稱電壓之間的衝突 134
參考文獻 138
第5章 驗證射頻電路設計的實用方法 139
5.1 驗證與建模的關係 139
5.2 行為級模型 140
5.3 通帶模型 141
5.3.1 放大器的非線性 141
5.3.2 放大器的噪聲 145
5.3.3 放大器的實現 146
5.3.4 正交調製器 147
5.3.5 正交調製器的實現 149
5.3.6 正交解調器 151
5.3.7 正交解調器的實現 152
5.4 基帶等效模型 154
5.4.1 放大器的非線性 156
5.4.2 放大器的噪聲 157
5.4.3 放大器的連線埠電阻 159
5.4.4 放大器的實現 159
5.4.5 同相—正交調製器 165
5.4.6 IQ解調器 167
5.4.7 時域噪聲：一個相位噪聲的例子 169
5.4.8 電抗元件 171
5.5 舉例 173
5.5.1 正常卷餅圖 173
5.5.2 頻率偏移 174
5.5.3 IQ增益失配 174
5.5.4 IQ相位失配（正交誤差） 176
5.5.5 AM/AM轉換 176
5.5.6 濾波頻寬的縮小 177
5.5.7 相位噪聲 177
5.6 功能驗證模型 178
5.6.1 信號路徑策略 180
5.6.2 偽電信號 182
參考文獻 182
第6章 事件驅動的鎖相環時域行為建模 184
6.1 引言 184
6.2 鎖相環電路分析 185
6.2.1 頻域分析的連續時間相位域近似方法 185
6.2.2 頻域分析的離散時間相位域模型 187
6.2.3 時域仿真 187
6.3 鎖相環性能指標 188
6.3.1 捕獲範圍和輸出頻率範圍 188
6.3.2 鎖相環的穩定性 188
6.3.3 頻寬、峰化和跟蹤行為 188
6.3.4 鎖定時間 189
6.3.5 靜態相位誤差 190
6.4 時鐘抖動 190
6.5 鎖相環時域建模 191
6.5.1 鑒相器 191
6.5.2 電荷泵電路 195
6.5.3 環路濾波器 198
6.5.4 可控振盪器的建模 199
6.5.5 在事件驅動的模型中加入抖動 205
6.6 時域 PLL範例 206
6.6.1 PLL模型和對比 206
6.6.2 PLL中的頻率轉變 207
6.6.3 建模過程中的電磁干擾抑制 208
6.7 其他相關電路 209
6.7.1 延時鎖相環 209
6.7.2 時鐘恢復 PLL 209
6.8 總結 211
參考文獻 211
第7章 驗證數字輔助的模擬電路 213
7.1 數字輔助的模擬電路設計的必要性 213
7.1.1 工藝尺寸成比例降低對模擬設計的影響 213
7.1.2 使用數字輔助電路克服設計折中 215
7.1.3 尺寸等比例減小的模擬電路設計策略 215
7.2 設計實例：帶有數字校正的 VCO 216
7.3 設計實例：帶有動態元件匹配的多位 Delta‐Sigma ADC 218
7.4 設計範例：一個有源 RC信道濾波器的校準 220
7.4.1 信道濾波器的設計 221
7.4.2 信道濾波器的校準方法 223
7.4.3 校準濾波器 224
7.4.4 校準後的驗證 224
7.5 數字輔助模擬設計的混合信號驗證 226
7.6 帶有校準的有源 RC濾波器的混合信號驗證 228
7.6.1 驗證目的 228
7.6.2 驗證方案 228
7.6.3 行為模型方案 229
7.7 總結 230
參考文獻 230
第8章 混合信號物理實現方法學 232
8.1 導言 232
8.2 自頂向下/自底向上的物理實現 233
8.3 劃分信號線與控制線 234
8.4 定製與數字實現 235
8.5 混合信號電路的布局 236
8.5.1 概述 236
8.5.2 混合信號的布局方法學 236
8.5.3 物理層次 237
8.5.4 軟模組和硬模組 238
8.5.5 布局策略 239
8.5.6 布局考慮 241
8.5.7 布局疊代 242
8.5.8 結論 243
8.6 定製實現方法學 243
8.7 定製實現流程 246
8.7.1 參數化單元 246
8.7.2 連線驅動版圖繪製 247
8.7.3 定製化布局方法 247
8.7.4 工藝規則檢查 247
8.7.5 定製實現流程綜述 248
8.7.6 約束驅動定製方法學 248
8.7.7 快速模擬版圖原型 255
8.8 標準單元的數字實現 255
8.9 混合信號設計的整合與簽核 257
8.9.1 寄生提取與性能簽核 257
8.9.2 物理驗證 259
參考文獻 263
第9章 高級工藝節點下考慮電學特性的設計方法 264
9.1 先進工藝節點下全定製設計挑戰 265
9.2 電學特性感知設計 268
9.2.1 電學特性感知編輯和分析環境 268
9.2.2 增量電學特性感知設計的架構需求 271
9.2.3 版圖相關效應器件參數的實時抽取 275
9.2.4 實時分布參數抽取 279
9.2.5 實時電遷移可靠性分析驗證 284
9.2.6 實時版圖感知仿真 287
9.2.7 完善考慮：電學感知設計最佳化 291
9.2.8 電流驅動布局布線 292
9.3 總結 295
參考文獻 296
第10章 數模混合信號的晶片封裝協同設計 298
10.1 數模混合信號的晶片封裝協同設計概述 298
10.2 系統級封裝類型 299
10.2.1 單晶片封裝 299
10.2.2 多晶片封裝 300
10.2.3 射頻模組 300
10.2.42.5D晶片封裝 300
10.2.53D晶片封裝 301
10.2.6 堆疊封裝 301
10.32.5D/3D晶片封裝的設計及方法和混合信號的設計挑戰 302
10.4 考慮封裝的混合信號設計流程 303
10.4.1 系統級別的設計需求 303
10.4.2 系統級封裝的物理實現 304
10.4.3 系統級封裝設計流程 304
10.5 混合信號的系統級封裝設計方法 305
10.5.1 連線晶片和封裝的系統 305
10.5.2 控制互連和 ECO 306
10.5.3 晶片和封裝的交換檔案 306
10.5.4 晶片和封裝布局協同設計 307
10.5.5 集成射頻模組 308
10.5.6 用矽基板實現的2.5D的流程 309
10.5.73D IC的實現流程 310
10.5.8 可製造的封裝設計 312
10.6 考慮封裝的IC混合信號系統的分析 315
10.6.1 混合信號仿真 315
10.6.2 時序和 PDN分析 317
10.6.3 分析系統互連的信號完整性 322
10.7 結論 323
參考文獻 323
第11章 混合信號設計數據管理 324
11.1 簡介 324
11.2 今天的混合信號設計環境 324
11.3 傳統團隊設計技術與弊病 326
11.4 數據管理系統的要求 327
11.5 用 DM系統管理一個設計項目 328
11.6 全球分散的設計中心之間的合作 330
11.7 採用數據管理系統完成團隊設計 332
11.8 用數據管理系統控制的模擬設計流程 333
11.9 工程更改指令的管理 336
11.10 項目版本和變異的跟蹤 337
11.11 規則、角色、訪問和授權 338
11.12 跨項目的IP和 PDK重複利用 339
11.13 總結 341
參考文獻 342
縮寫語 343
辭彙表 347
索引 352
