流水線CPU衝突解決方法虛擬仿真實驗是北京科技大學建設的虛擬仿真實驗課程。
基本介紹
- 中文名：流水線CPU衝突解決方法虛擬仿真實驗
- 課程負責人：何杰
- 建設院校：北京科技大學
- 授課教師：姚林、張磊、齊悅、劉欣
課程性質,教學目標,
課程性質
課程背景
“中國芯”已成為國家重大戰略。目前，中國晶片自給率只有33.2%，中央處理器(Central Process Uhnit，CFU)、圖像處理器(GraphProcess Uhit，GPU)等核心晶片的自給率不足3%。CPU、CPU等核心晶片的設計、製造及其生態建設人才存在很大缺口。近年來，教育部大力推動了晶片設計和製造人才的培養。在計算機領域，教育部計算機類專業教指委非常重視計算機系統能力培養，在全國範圍內推動了100多所高校開展了計算機系統能力培養改革，旨在培養深入理解計算機系統工作原理並能夠設計開發CPU、作業系統和編譯器等計算機系統核心部件的高水平人才。
CPI設計是高等院校計算機系統能力培養的核心實踐項目。流水線技術是提高CPu性能的關鍵技術，現代CPU無一例外都採用了深度各異的流水線。流水線上的多條指令之間所隱藏的衝突現象使得理想流水線無法正確執行指令，解決衝突是保障流水線CPU正確工作的關鍵。因此，流水線CPI衝突解決方法實驗是計算機系統能力人才培養中不可或缺的高階實驗。
教學目標
(1)知識目標
1、理解理想流水線衝突產生的原因和現象
通過編寫彙編程式構建能夠讓理想流水線產生衝突的彙編代碼，理解理想流水線產生衝突的原因，通過“微觀結構-指令執行流程-暫存器變化”同步可見的多視角仿真，理解理想流水線CPU衝突的現象。
2、掌握數據前遞和流水線暫停兩種解決衝突間題的方法原理
通過“微觀結構-指令執行流程-暫存器變化”同步可見的多視角仿真，從數據通路、控制邏輯、暫存器堆等方面對比理想流水線CPU與包含衝突解決方法的CPU，掌握衝突解決方法的基本原理和處理器邏輯電路實現細節。
（2）能力目標
1、具備基於硬體描述語言的複雜數字系統流水線建模能力
在掌握方法原理的基礎上，通過在CPuU框架代碼中實現數據前遞和流水線暫停兩種衝突解決方法的Veri1og建模，具備基於硬體描述語言的複雜功能電路的流水線建模能力，包括CPP流水級劃分與設計能力、控制邏輯與數據通路的協同設計能力、複雜功能邏輯的調試能力。
2、具備層次化模組化的系統思維
實驗項目需要學生在完整的CPU工程框架內完成衝突解決方法的Veri1og代碼建模。學生通過學習、理解和掌握CFU工程框架，來建立層次化、模組化的系統思維。
