數字邏輯基礎與Verilog設計（原書第3版）

《數字邏輯基礎與Verilog設計（原書第3版）》是2019年10月機械工業出版社出版的圖書，作者是（加）史蒂芬、布朗。

內容簡介

本書是為“數字邏鑽廈輯設計”課程編寫的入門教材，這門課是電氣工程和計算機專業的基礎課程。本書著重闡述了數字邏輯基礎與邏輯電路的基本設計技術，通過許多例子來引入基本概念，強調綜合電路及如何在實際晶片上頸戲捆符實現電路。主要內容包括:邏輯電路、算術運算電路、編碼器、解碼器、多路選擇器、移位暫存器、計數器、同步時序電路、異步時序電路、數字系統設計、邏輯函式的最佳化、計算機輔助設計工具等。本書適合作為高等院校電子和計算機工程專業的數字電路教材，也適合相關專業人士參考。

圖書目錄

出版者的話

譯者序

前言

作者簡介

第1章引言1

1.1數字硬體1

1.2設計流程3

1.3計算機結構4

1.4本書中的邏輯電路設計5

1.5信息的數位化表示5

1.6理論與實踐9

習題10

參考文獻10

第2章邏輯電路導論11

2.1變數與函式11

2.2反相12

2.3真值表13

2.4邏輯門和網路14

2.5布爾代數17

2.6利用“與”門、“或”門和“非”門進行綜合23

2.7“與非”和“或非”邏輯網路電路28

2.8設計實例31

2.9CAD工具介紹34

2.10Verilog簡介37

2.11最簡化和卡諾圖41

2.12最小化策略46

2.13和之積形式的最簡式49

2.14非完整定義函式（無關項）50

2.15多輸出電路51

2.16小結53

2.17解決問題的實例53

習題58

參考文獻61

第3章數的表示方法和算術運算電路62

3.1按位計數法（數的位置表示法）62

3.2無符號數的加法運算64

3.3有符號數67

3.4快速加法器75

3.5使用CAD工具設計算術運算電路79

3.6乘法88

3.7其他數的表示方式90

3.8解決問題的實例94

習題97

參考文獻99

第4章組合電路模組100

4.1多路選擇器100

4.2解碼器105

4.3編碼108

4.4代碼轉換器109

4.5算術比較電路109

4.6用Verilog設計組合邏輯電路110

4.7小結121

4.8解決問題的實例121

習題126

參考文獻128

第5章觸發器、暫存器和計數器129

5.1基本鎖存器129

5.2門控SR鎖存器131

5.3門控D鎖存器132

5.4邊沿觸發的D觸發器134

5.5T觸發器139

5.6JK觸發器139

5.7術語小結140

5.8暫存器140

5.9計數器142

5.10復位同步147

5.11其他戀舟榜類型的計數器149

5.12用CAD工具設計含存儲元件的電路151

5.13用Verilog構建暫存器和計數器156

5.14設計舉例160

5.15觸發器電路的時序分析164

5.16小結167

5.17解決問捉重堡題的實例167

習題171

參考文獻174

第6章同步時序電路175

6.1基本設計步驟176

6.2狀態分配問題183

6.3Mealy狀態模型185

6.4採用CAD工具設計有限狀態機188

6.5串列加法器實例193

6.6狀態最小化197

6.7基於時序電路的計數器設計202

6.8仲裁電路的燥體套愉FSM207

6.9同步時序電路的分析209

6.10算法狀態機流程圖211

6.11時序電路的形式模匙轎促型213

6.12小結214

6.13解決問題的實例214

習題219

參考文獻220

第7章數字系統設計222

7.1匯流排結構222

7.2簡單的處理器227

7.3位計數電路234

7.4移位和加乘法器238

7.5除法器242

7.6算術平均248

7.7排序操葛店頁作251

7.8時鐘同步和時序問題258

7.9小結260

習題261

參考文獻262

第8章邏輯函式的最佳化實現264

8.1多級綜合264

8.2多級電路分析271

8.3邏輯函式的其他表示方法273

8.4基於立方體表示法的最佳化技術279

8.5小結288

8.6解決問題的實例289

習題293

參考文獻294

第9章異步時序電路296

9.1異步行為296

9.2異步電路分析298

9.3異步電路綜合303

9.4狀態化簡309

9.5狀態分配316

9.6冒險324

9.7一個完整的設計實例328

9.8小結331

9.9解決問題的實例332

習題335

參考答案337

第10章計算機輔助設計工具338

10.1綜合338

10.2物理設計342

10.3小結345

參考文獻345

第11章邏輯電路測試346

11.1故障模型346

11.2測試集的複雜度347

11.3路徑敏化348

11.4樹形結構電路350

11.5隨機測試351

11.6時序電路的測試353

11.7內建自測試355

11.8印製電路板359

11.9小結361

習題362

參考文獻363

附錄AVerilog參考364

附錄B實現技術391

部分習題參考答案440

5.1基本鎖存器129

5.2門控SR鎖存器131

5.3門控D鎖存器132

5.4邊沿觸發的D觸發器134

5.5T觸發器139

5.6JK觸發器139

5.7術語小結140

5.8暫存器140

5.9計數器142

5.10復位同步147

5.11其他類型的計數器149

5.12用CAD工具設計含存儲元件的電路151

5.13用Verilog構建暫存器和計數器156

5.14設計舉例160

5.15觸發器電路的時序分析164

5.16小結167

5.17解決問題的實例167

習題171

參考文獻174

第6章同步時序電路175

6.1基本設計步驟176

6.2狀態分配問題183

6.3Mealy狀態模型185

6.4採用CAD工具設計有限狀態機188

6.5串列加法器實例193

6.6狀態最小化197

6.7基於時序電路的計數器設計202

6.8仲裁電路的FSM207

6.9同步時序電路的分析209

6.10算法狀態機流程圖211

6.11時序電路的形式模型213

6.12小結214

6.13解決問題的實例214

習題219

參考文獻220

第7章數字系統設計222

7.1匯流排結構222

7.2簡單的處理器227

7.3位計數電路234

7.4移位和加乘法器238

7.5除法器242

7.6算術平均248

7.7排序操作251

7.8時鐘同步和時序問題258

7.9小結260

習題261

參考文獻262

第8章邏輯函式的最佳化實現264

8.1多級綜合264

8.2多級電路分析271

8.3邏輯函式的其他表示方法273

8.4基於立方體表示法的最佳化技術279

8.5小結288

8.6解決問題的實例289

習題293

參考文獻294

第9章異步時序電路296

9.1異步行為296

9.2異步電路分析298

9.3異步電路綜合303

9.4狀態化簡309

9.5狀態分配316

9.6冒險324

9.7一個完整的設計實例328

9.8小結331

9.9解決問題的實例332

習題335

參考答案337

第10章計算機輔助設計工具338

10.1綜合338

10.2物理設計342

10.3小結345

參考文獻345

第11章邏輯電路測試346

11.1故障模型346

11.2測試集的複雜度347

11.3路徑敏化348

11.4樹形結構電路350

11.5隨機測試351

11.6時序電路的測試353

11.7內建自測試355

11.8印製電路板359

11.9小結361

習題362

參考文獻363

附錄AVerilog參考364

附錄B實現技術391

部分習題參考答案440