《數字邏輯原理與工程設計》是2003年高等教育出版社出版的圖書，作者是劉真。
基本介紹
- 書名：數字邏輯原理與工程設計
- 作者：劉真
- ISBN： 9787040133219
- 類別：圖書 > 科技 > 電子與通信
- 頁數：394
- 定價：29.50元
- 出版社：高等教育出版社
- 出版時間：2003-11-01
- 裝幀：平裝
- 開本：16
內容簡介,目錄,
內容簡介
《數字邏輯原理與工程設計》系統闡述了數字邏輯電路的分析和設計方法以及基本的數字系統工程實現技術。內容包括數制與編碼，布爾代數，布爾函式的基本形式和化簡，組合電路、同步時序電路和異步時序電路的分析與設計，採用中、大規模積體電路實現設計的具體實例，數字系統設計方法，數字電路設計中的測試問題和可測性設計技術，可程式邏輯器件的結構原理，Verilog HDL語言及綜合設計實例組拳蜜地等。
《數字邏輯原頁刪愉理與工程設計》取材較新，采有實例教學的組織形式，內容由滲頁芝棄淺人深，引人入勝。書中給出了大量例題，書後還附有部分習題答案。本書可作為高等院校計算機類、電子類和處動化類茅霸屑等有關專業的教材的參考書，也可供有關專業工程技術人員參考。
目錄
第一章 數制與編碼
引言
幾酷拜 1.1 進位計數制與數制轉換
1.2 帶符號二進制數的代碼表示
1.3 常用的其他紡碼
小結
習題
第二章 布爾代數基礎
引言
2.1 布爾代數的基本概念
2.2 布爾代數的公式、定理和規則
2.3 布爾函式的基本形式
2.4 不完全確定的布爾爾函式
2.5 布爾函式的化簡
小結
習題
第三章 組合邏輯電路的分析和設計
引言
3.1 常用邏輯門的圖形符號
3.2 布爾函式的實現
3.3 組合邏輯電路的分析
3.4 組合邏輯電路的設計
狼備去3.5 常用組合邏輯電路
3.6 二進制解碼器
3.7 多路選擇器
3.8 多路分配器
3.9 組合邏輯電路中的險態
小結
習題
第四章 同步時序電路
引言
4.1 時序電路與時序采檔機
4.2 觸發器
4.3 同步時序電路的分析與設計
4.4 常用的同步時序電路
小結
習題
第五章 異步時序電路
5.1 異步時序電路
5.2 脈衝步進時序電路的分析與設計
5.3 電平異步時序電路的分析與設計
小結
習題
第六章 簡單可程式邏輯器件及其套用
第七章 數字系統設計基礎
第八章 數字系統的設計
第九章 複雜可程式邏輯器件
第十章 VerilogHDL語言
第十一章 用VerilogHDL語言設計數字電路
參考文獻
引言
幾酷拜 1.1 進位計數制與數制轉換
1.2 帶符號二進制數的代碼表示
1.3 常用的其他紡碼
小結
習題
第二章 布爾代數基礎
引言
2.1 布爾代數的基本概念
2.2 布爾代數的公式、定理和規則
2.3 布爾函式的基本形式
2.4 不完全確定的布爾爾函式
2.5 布爾函式的化簡
小結
習題
第三章 組合邏輯電路的分析和設計
引言
3.1 常用邏輯門的圖形符號
3.2 布爾函式的實現
3.3 組合邏輯電路的分析
3.4 組合邏輯電路的設計
狼備去3.5 常用組合邏輯電路
3.6 二進制解碼器
3.7 多路選擇器
3.8 多路分配器
3.9 組合邏輯電路中的險態
小結
習題
第四章 同步時序電路
引言
4.1 時序電路與時序采檔機
4.2 觸發器
4.3 同步時序電路的分析與設計
4.4 常用的同步時序電路
小結
習題
第五章 異步時序電路
5.1 異步時序電路
5.2 脈衝步進時序電路的分析與設計
5.3 電平異步時序電路的分析與設計
小結
習題
第六章 簡單可程式邏輯器件及其套用
第七章 數字系統設計基礎
第八章 數字系統的設計
第九章 複雜可程式邏輯器件
第十章 VerilogHDL語言
第十一章 用VerilogHDL語言設計數字電路
參考文獻
