《專用積體電路設計實用教程（第2版）》是2013年浙江大學出版社出版的圖書。
基本介紹
- 中文名：專用積體電路設計實用教程（第2版）
- 出版時間：2013年7月1日
- 出版社：浙江大學出版社
- ISBN：9787308051132
內容簡介,圖書目錄,
內容簡介
在現代的IC設計中，工程師們廣泛地使用數字電路的邏輯綜合技術。工程師們使用RTI。代碼和IP描述設計的功能，進行高級設計，用綜合工具對設計進行編輯和最佳化，以實現滿足設計目標的電路。根據多年為客戶進行技術培訓，技術支持和IC設計的經驗，筆者編寫了該書。書中主要介紹了IC設計的基本概念，設計流程和設計方法，並就工程師們在設計中常見的問題，提供了解決方法。該書的特點是實用性強。
《專用積體電路設計實用教程（第2版）》共分九章，第一章概述IC設計的趨勢和流程；第二章介紹用RTL代碼進行電路的高級設計和數字電路的邏輯綜合；第三章陳述了IC系統的層次化設計和模組劃分；第四章詳細地說明如何設定電路的設計目標和約束；第五章介紹綜合庫和靜態時序分析；第六章深入地闡述了電路最佳化和最佳化策略；第七章陳述物理綜合和簡介邏輯綜合的拓撲技術；第八章介紹可測性設計；第九章介紹低功耗設計和分析。
《專用積體電路設計實用教程（第2版）》的主要對象是IC設計工程師，幫助他們解決IC設計和綜合過程中遇到的實際問題。也可作為高等院校相關專業的高年級學生和研究生的參考書。
圖書目錄
第一章 積體電路設計概論
1．1 摩爾定律
1．2 積體電路系統的組成
1．3 積體電路的設計流程
第二章 數字電路的高級設計和邏輯綜合
2．1 RTL硬體描述語言設計
2．1．1 行為級硬體描述語言（Behavioral Level HDL）
2．1．2 暫存器傳輸級硬體描述語言（RTI．HDL）
2．1．3 結構化硬體描述語言（Structure HDL）
2．2 邏輯綜合（Logic Synthesis）
2．2．1 邏輯綜合的基本步驟
2．2．2 綜合工具Design Compiler
2．2．3 目標庫和初始環境設定
第三章 系統的層次化設計和模組劃分
3．1 設計組成及DC-Tcl
3．1．1 設計物體（Design Object）
3．1．2 DC-Tcl簡介
3．2 層次（Hierarchy）結構和模組劃分（Partition）及修改
3．2．1 層次結構的概念
3．2．2 模組的劃分
3．2．3 模組劃分的修改
第四章 電路的設計目標和約束
4．1 設計的時序約束
4．1．1 同步（Synchronous）電路和異步（Asynchronous）電路
4．1．2 亞穩態（Metastability）
4．1．3 單時鐘同步設計的時序約束
4．1．4 設計環境的約束
4．1．5 多時鐘同步設計的時序約束
4．1．6 異步設計的時序約束
4．1．7 保持時間（H01d Time）
4．2 複雜時序約束
4．2．1 多時鐘周期（Multi-Cycle）的時序約束
4．2．2 門控時鐘的約束
4．2．3 分頻電路和多路傳輸電路的時鐘約束
4．3 面積約束
第五章 綜合庫和靜態時序分析
5．1 綜合庫和設計規則
5．1．1 綜合庫
5．1．2 設計規則
5．2 靜態時序分析
5．2．1 時序路徑和分組
5．2．2 時間路徑的延遲
5．2．3 時序報告和時序問題的診斷
第六章 電路最佳化和最佳化策略
6．1 電路最佳化
6．1．1 Synopsys的智慧財產權庫-DesignWare
6．1．2 電路最佳化的三個階段
6．2 最佳化策略
6．2．1 編輯策略
6．2．2 自動晶片綜合（Automated Chip Synthesis）
6．3 網表的生成格式及後處理
第七章 物理綜合
7．1 邏輯綜合（Logic Synthesis）遇到的問題
7．2 物理綜合（Physical Synthesis）的基本流程
7．3 邏輯綜合的拓撲技術（Topographical Technology）
第八章 可測試性設計
8．1 生產測試簡介
8．2 可測試性設計
8．2．1 物理瑕疵和故障模型
8．2．2 D算法（D algorithm）
8．3 測試協定（Test Protocol）
8．4 測試的設計規則
8．4．1 可測試性設計中的時鐘信號
8．4．2 三態匯流排和雙向連線埠的測試
8．5 門級網表可測試問題的自動修正
8．6 掃描鏈的插入
8．7 可測試設計的輸出和流程
8．8 自適應性掃描壓縮技術
第九章 低功耗設計和分析
9．1 工藝庫的功耗模型
9．2 功耗的分析
9．3 低功耗電路的設計和最佳化
9．3．1 門控時鐘電路
9．3．2 運算元分離
9．3．3 門級電路的功耗最佳化
9．3．4 多個供電電壓（Multi-VDD）
9．3．5 電源門控
參考文獻
