《基於FPGA的嵌入式系統設計》是2004年西安電子科技大學出版社出版的圖書，作者是任愛鋒、初秀琴、常存、孫肖子。
基本介紹
- 書名：基於FPGA的嵌入式系統設計
- 作者：任愛鋒 初秀琴 常存 孫肖子
- ISBN：978-7-5606-1453-3/TP.0770
- 定價：33.15元
- 出版社：西安電子科技大學出版社
- 出版時間：2004-10
內容簡介,目錄,
內容簡介
本書共分為四篇。第一篇介紹Altera新型系列器件、EDA設計軟體Quartus Ⅱ以及EDA設計中常用的第三方工具軟體，本篇是學習後面各篇的基礎。第二篇主要介紹基於FPGA的嵌入式軟體設計，包括Quartus Ⅱ的SOPC Builder系統級設計和Nios Ⅱ集成開發環境。第三篇介紹IP核設計套用，包括基於Simulink環境的系統級設計軟體DSP Builder、PCI編譯器和FFT兆核函式。第四篇介紹Quartus Ⅱ軟體FPGA設計中的特殊技術，包括邏輯鎖定LogicLock技術和用於硬體調試的SignalTap Ⅱ嵌入式邏輯分析儀。
本書內容豐富，取材新穎。本書是為相關專業工程技術人員設計和使用嵌入式系統而編寫的，也可以作為高等院校電子類和通信類各專業本科生、研究生EDA課程的教材。
目錄
概述 1
第1章 Altera新型系列器件簡介 9
1.1 MAX Ⅱ器件 9
1.2 Cyclone器件 17
1.3 Cyclone Ⅱ器件 26
1.4 Stratix器件 33
1.5 Stratix Ⅱ器件 41
1.6 Stratix GX系列 53
思考題 59
第2章 Quartus Ⅱ開發軟體 60
2.1 簡介 60
2.1.1 圖形用戶界面設計流程 60
2.1.2 EDA工具設計流程 61
2.1.3 命令行設計流程 62
2.1.4 Quartus Ⅱ軟體的主要設計特性 63
2.2 Quartus Ⅱ軟體安裝 64
2.2.1 PC機系統配置 64
2.2.2 Quartus Ⅱ軟體的安裝 65
2.2.3 Quartus Ⅱ軟體的授權 67
2.3 Quartus Ⅱ軟體的設計過程 72
2.4 設計輸入 75
2.4.1 創建工程 75
2.4.2 建立圖形設計檔案 77
2.4.3 建立文本編輯檔案 89
2.4.4 建立存儲器編輯檔案 91
2.5 設計項目的編譯 95
2.5.1 設計綜合 95
2.5.2 Quartus Ⅱ編譯器視窗 96
2.5.3 編譯器選項設定 98
2.5.4 引腳分配 103
2.5.5 啟動編譯器 106
2.5.6 查看適配結果 107
2.6 設計項目的仿真驗證 111
2.6.1 創建一個仿真波形檔案 112
2.6.2 設計仿真 114
2.6.3 仿真結果分析 116
2.7 時序分析 117
2.7.1 時序分析基本參數 117
2.7.2 指定時序要求 118
2.7.3 完成時序分析 121
2.7.4 查看時序分析結果 121
2.8 器件編程 122
2.8.1 完成器件編程 123
2.8.2 編程硬體驅動安裝 125
思考題與練習 126
第3章 Quartus Ⅱ軟體與第三方工具 128
3.1 ModelSim軟體的使用 128
3.1.1 ModelSim軟體的主要結構 128
3.1.2 ModelSim的簡要使用方法 129
3.1.3 在ModelSim SE中指定Altera的仿真庫 147
3.2 調用Synplify Pro綜合工具設計流程 149
3.3 ModelSim、Synplify和Quartus Ⅱ結合使用的流程 153
3.4 HDL調試工具Debussy入門 156
3.4.1 Debussy簡介 156
3.4.2 Debussy功能介紹 157
3.4.3 波形分析 162
3.4.4 原理圖分析 165
3.4.5 FSM分析 169
3.4.6 設計調試實例 170
3.4.7 FSDB檔案的產生 175
思考題 178
第二篇 Quartus Ⅱ的Nios Ⅱ開發過程
第4章 SOPC Builder開發工具 181
4.1 簡介 181
4.1.1 SOPC 技術簡介 181
4.1.2 SOPC Builder 簡介 181
4.1.3 SOPC Builder 的功能特點 182
4.1.4 SOPC Builder的優點 183
4.2 SOPC Builder 設計流程 183
4.3 SOPC Builder 用戶界面 184
4.3.1 系統元件頁 184
4.3.2 系統設定頁 186
4.3.3 系統生成頁 186
4.3.4 生成系統 189
4.3.5 SOPC Builder 選單命令 190
思考題 191
第5章 Nios Ⅱ嵌入式處理器設計 192
5.1 Nios Ⅱ嵌入式處理器簡介 192
5.1.1 第一代Nios嵌入式處理器 192
5.1.2 第二代Nios嵌入式處理器 193
5.1.3 可配置的軟核嵌入式處理器的優勢 194
5.2 Nios Ⅱ嵌入式處理器軟、硬體開發流程簡介 197
5.2.1 硬體開發流程 198
5.2.2 軟體設計流程 198
5.3 Nios Ⅱ嵌入式處理器系統的開發 198
5.3.1 開發工具及開發板簡介 198
5.3.2 Nios Ⅱ集成開發環境(IDE)簡介 202
5.3.3 設計實例 207
5.4 Nios Ⅱ處理器外圍接口 224
5.5 HAL系統庫 225
5.5.1 簡介 225
5.5.2 使用HAL開發程式 228
5.6 套用示例--電子鐘 232
5.6.1 系統軟、硬體需求分析 232
5.6.2 系統軟體 234
思考題 246
第三篇 基於Quartus Ⅱ的IP核設計
第6章 DSP Builder系統設計工具 249
6.1 DSP Builder安裝 249
6.1.1 軟體要求 249
6.1.2 DSP Builder軟體的安裝 249
6.1.3 授權檔案的安裝 251
6.2 嵌入式DSP設計流程 253
6.2.1 DSP設計流程 253
6.2.2 DSP Builder設計流程 253
6.3 DSP Builder設計過程 255
6.3.1 創建Simulink設計模型 255
6.3.2 Simulink設計模型仿真 261
6.3.3 完成RTL級仿真 262
6.3.4 Simulink模型設計的綜合與編譯 264
思考題 268
第7章 PCI編譯器及PCI兆核函式 269
7.1 PCI編譯器簡介 269
7.2 PCI編譯器的使用 272
7.2.1 系統要求 272
7.2.2 設計流程 273
7.2.3 獲得並安裝PCI編譯器 273
7.2.4 PCI兆核函式設計套用 276
7.2.5 設計仿真 283
7.2.6 設計編譯 285
7.2.7 器件編程 287
7.2.8 安裝授權檔案 287
第8章 FFT兆核函式 288
8.1 FFT兆核函式簡介 288
8.2 FFT兆核函式的套用 292
8.2.1 系統要求 292
8.2.2 下載並安裝FFT 292
8.2.3 FFT兆核函式設計套用 293
8.2.4 設計仿真 297
8.2.5 設計編譯 298
8.2.6 器件編程 299
8.2.7 安裝授權檔案 299
8.3 FFT兆核函式規範 300
8.3.1 功能描述 300
8.3.2 FFT處理器引擎結構 301
8.3.3 I/O數據流結構 302
8.4 Atlantic接口 305
8.4.1 Atlantic接口功能描述 306
8.4.2 信號說明 310
第四篇 設計進階
第9章 LogicLock技術 315
9.1 LogicLock技術簡介 315
9.2 LogicLock設計套用 315
9.2.1 建立LogicLock區域 315
9.2.2 指定LogicLock區域的邏輯內容 321
9.2.3 編譯最佳化設計 322
9.2.4 導出LogicLock約束 324
9.2.5 導入LogicLock約束 329
思考題 332
第10章 SignalTap Ⅱ嵌入式邏輯分析儀的使用 333
10.1 在設計中嵌入SignalTap Ⅱ邏輯分析儀 333
10.1.1 使用STP檔案建立嵌入式邏輯分析儀 333
10.1.2 使用MegaWizard Plug-In Manager建立嵌入式邏輯分析儀 338
10.1.3 SignalTap Ⅱ分析器件編程 341
10.1.4 查看SignalTap Ⅱ採樣數據 342
10.2 在SOPC Builder中使用SignalTap Ⅱ邏輯分析儀 343
10.3 在DSP Builder中使用SignalTap Ⅱ邏輯分析儀 351
思考題 355
參考文獻 356
