垂直圍柵MOSFET工藝、性能及模型研究

《垂直圍柵MOSFET工藝、性能及模型研究》是依託西安交通大學，由李尊朝擔任項目負責人的面上項目。

基本介紹

• 中文名：垂直圍柵MOSFET工藝、性能及模型研究
• 項目類別：面上項目
• 項目負責人：李尊朝
• 依託單位：西安交通大學

中文摘要

隨著積體電路的特徵尺寸縮小到納米級，MOS器件的短溝道效應明顯惡化，驅動能力顯著下降，泄漏功耗急劇增大。為抑制納米尺寸MOS器件性能退化，需要從材料、結構和工藝方面進行改進。本項目研究與傳統CMOS工藝兼容的垂直圍柵MOSFET的製作工藝、器件性能、解析模型及參數提取。研究矽膜的高縱深比ICP-RIE刻蝕工藝、分次濕法氧化/刻蝕減薄工藝、形貌最佳化工藝，以製作具有良好界面及穩固性的直徑小於10nm的垂直光滑矽柱；研究具有熱穩定性、良好界面性能的基於鉿系介質及金屬矽化物/氮化物的高K介質/金屬柵層疊結構的工藝；研究用於產生溝道壓應變及張應變的柵/側牆上澱積氮化物應力襯墊的工藝；研究垂直圍柵MOSFET的電流驅動、亞閾、短溝道、噪聲和頻率性能、寄生效應及基於垂直圍柵MOSFET的電路性能和最佳化技術；建立可滿足數字、模擬/射頻電路仿真需求的器件解析模型，研究參數提取流程，開發提取軟體。

結題摘要

隨著積體電路的特徵尺寸縮小到納米級，MOS器件的短溝道效應明顯惡化，驅動能力顯著下降，泄漏功耗急劇增大。為抑制納米尺寸MOS器件性能退化，需要從材料、結構和工藝方面進行改進。本項目研究了與傳統CMOS工藝兼容的垂直圍柵MOSFET的製作工藝、器件性能和解析模型。研究了垂直矽柱的光學光刻工藝、同時通入SF6和C4F8氣體的ICP-RIE圓柱形矽柱刻蝕工藝、基於分步多次氧化/刻蝕技術的矽柱直徑細化工藝、HfO2介質澱積及降低其界面態和固定電荷密度的氮基氣體預處理工藝、Ni基矽化物金屬柵的澱積及基於多晶矽預注入調節功函式的工藝；利用PECVD氮化矽薄膜產生溝道張應力及壓應力工藝；垂直圍柵MOSFET的製作工藝。採用數值仿真法和所建立的解析模型對圍柵MOSFET的性能進行了深入研究；通過分離變數法求解柱坐標系下的溝道電勢偏微分方程，基於形變勢理論對應變矽導帶底、價帶頂、平帶電壓、結內建電勢進行修正，建立了應變圍柵MOSFET的表面勢和閾值電壓解析模型；考慮應變矽中聲子散射、表面粗糙度散射和庫倫散射對載流子遷移率的影響及源漏串聯電阻和量子效應修正，為應變圍柵MOSFET建立了電流解析模型；在推導出考慮自由電荷和固定電荷共同影響效果的溝道電勢模型的基礎上，使用分離變數法求解柱坐標系下的薛丁格方程，建立了量子閾值電壓模型；為部分耗盡的圍柵器件及由兩種不同功函式金屬構成的異質圍柵MOSFET建立了閾值電壓解析模型，研究了部分耗盡對器件性能的影響效果及異質圍柵MOSFET性能的最佳化措施；採用保角變換法，為層疊高K介質柵圍柵器件建立了寄生電容解析模型，研究了寄生電容效應及改進措施；為實現MOSFET模型參數提取的多目標最佳化，提出了一種基於Pareto前沿和蟻群算法的多目標最佳化算法，加速了收斂過程，改善了解空間的均勻性。研究了低壓和高能效電路設計及性能最佳化技術。研究結果對未來積體電路器件設計、最佳化和製造具有重要的參考價值。