無結場效應電晶體（Junctionless Field Effect Transistor, JLT）是場效應電晶體的一種，由源極、漏極及中間的金屬-氧化物-半導體(Metal-Oxide-Semiconductor, MOS)電容結構構成。與傳統的金屬-氧化物-半導體場效應電晶體（Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET）器件不同，源極、溝道及漏極的雜質摻雜類型相同，無PN結，屬於多數載流子導電器件。JLT利用柵極偏置電壓改變垂直於導電溝道的電場強度，使溝道內的多數載流子累計或者耗盡，從而調製溝道電導控制溝道電流。無結場效應電晶體(JLT)已被提出作為傳統MOSFET的替代品，以減輕傳統電晶體由於特徵尺寸微縮所面臨的技術挑戰。
基本介紹
- 中文名：無結場效應電晶體
- 外文名：Junctionless Field Effect Transistor
- 套用學科：微電子學
- 適用領域範圍：半導體
背景技術,基本概念,器件模型,發展歷程,器件特點,
背景技術
當代所有積體電路晶片均由PN結或肖特基勢壘結構成，如結型場效應電晶體（Junction Field Effect Transistor, JFET）垂直溝道方向有一個PN結，金屬-氧化物-半導體場效應電晶體（MOSFET）平行溝道方向有兩個背靠背的PN結，高電子遷移率電晶體（High Electron Mobility Transistor, HEMT）垂直溝道方向有一個柵電極肖特基勢壘結，等等。
傳統的MOSFET由源極、漏極及中間的金屬-氧化物-半導體(MOS)電容結構構成，結構如圖1所示。MOSFET溝道的摻雜類型與源、漏極相反（如溝道為N型，源、漏極則為P型），因此源極、溝道和漏極之間構成兩個背靠背的PN結。柵極施以足夠大的電壓，產生垂直於溝道的電場，並在半導體溝道表面感應出少子電荷，半導體表面將由耗盡進入反型，形成反型溝道，即可允許電流通過，此時溝道導電類型與源、漏極相同。 施加於柵極不同的電壓值，流過溝道的電流亦會受其控制而改變。
圖1：傳統MOS場效應電晶體結構示意圖。由於結型場效應電晶體器件柵氧化層與半導體溝道界面的不完整性，載流子受到散射，遷移率下降，可靠性降低。MOS器件遵循“摩爾定律”，特徵尺寸持續按比例微縮，基於PN結的MOS場效應電晶體器件弊端越來越明顯：源漏距離不斷縮短，產生短溝道效應，柵控能力變差，器件性能及可靠性嚴重退化；為防止源漏穿通，採用超陡摻雜濃度梯度，嚴重限制器件工藝熱預算。除此之外，由於摻雜原子的統計分布及一定溫度下摻雜原子易於擴散的自然屬性，納米尺度範圍內製作超陡PN結變得異常困難，電晶體閾值電壓下降，漏電嚴重。而金屬-半導體場效應電晶體(Metal-Semiconductor Field Effect Transistor, MESFET)或高電子遷移率電晶體(HEMT)熱穩定性較差，肖特基結柵電極漏電流較大，邏輯擺幅較小，抗噪聲能力較弱等。這些問題的存在嚴重製約著未來半導體製造業進一步、深層次的發展。
為克服結型場效應電晶體器件在納米尺度範圍所面臨的難以逾越的障礙，肖德元等人在2005年首次提出了一種全新結構及其製造方法-圓柱體全包圍柵無結場效應電晶體（Gate-All-Around-Cylindrical Junctionless Field Effect Transistor, GAAC JLT），它屬於多數載流子導電器件。從此半導體界興起了一股研究無結場效應電晶體的熱潮，每年的國際電子器件會議（IEDM）及IEEE雜誌均有該器件的研究報導。
基本概念
無結場效應電晶體（JLT）是場效應電晶體的一種，由源極、漏極及中間的金屬-氧化物-半導體(MOS)電容構成。與傳統的MOSFET器件不同，源極、溝道及漏極雜質摻雜類型相同，無PN結，屬多數載流子導電器件。圖2描繪了這種簡化了的圓柱體全包圍柵無結場效應電晶體器件結構透視圖和沿溝道及垂直溝道方向器件剖面示意圖。SOI襯底上電晶體有一個圓柱體單晶矽溝道，其摻雜類型與源、漏區相同，如圖2(c)所示。採用低壓化學氣相沉積或原子層沉積技術生長柵氧化層, 將整個溝道包裹起來, 接著在其上沉積金屬及多晶矽柵, 導電溝道與金屬柵之間被柵氧化層隔離。溝道內的多數載流子在圓柱體溝道內而非表面由源極到達漏極。通過柵極偏置電壓使器件溝道內的多數載流子累計或者耗盡，可以調製溝道電導進而控制溝道電流。當柵極偏置電壓大到將圓柱體溝道靠近漏極某一截面處的載流子完全耗盡時，溝道電阻變成準無限大，器件處於關閉狀態。 相較於傳統的MOS場效應電晶體，無結場效應電晶體無PN結，製備工藝簡單，性能優越，增強了器件的可靠性特別是抗熱載流子注入效應及噪聲容限。
圖2：簡化的圓柱體全包圍柵無結場效應電晶體器件結構示意圖。器件模型
2009年，肖德元等人首次發表了圓柱體全包圍柵無結場效應電晶體（Gate-All-Around-Cylindrical Junctionless Field Effect Transistor, GAAC JLT）基於溝道全耗盡的緊湊型模型並推導出該器件的電流-電壓方程表達式。基於二維泊松方程、歐姆定律及部分常數近似，求得器件漏電流ID的表達式為
其中
,
分別為源極與漏極的耗盡層深度。式中
為電子遷移率，
為絕緣體電容率，
為半導體電容率，
為圓柱體溝道的半徑，
為圓柱體溝道長度，
為柵絕緣層厚度，
為襯底溝道摻雜濃度，
、
分別為柵極與漏極的偏置電壓。
從器件電壓-電流方程式可看出，與工作於反型模式的傳統MOS電晶體器件不同，無結場效應電晶體器件的驅動電流與柵氧化層厚度不成反比例關係，減輕了MOSFET器件特徵尺寸持續按比例縮小對柵氧化層厚度無休止的減薄要求。
2012年，韓國科學院和三星電子公司的科學家在肖德元等人的無結圓柱體溝道場效應電晶體耗盡層近似器件模型基礎上，提出了完整的長溝道圓柱體全包圍柵無結場效應電晶體器件模型。該模型基於Pao-Sah積分並在器件全耗盡、部分耗盡及積累等所有工作區間，採用電勢拋物線近似，從而獲得電荷模型。
器件亞閾值區，漏極電流表達式可簡化為：
器件線性區（
）,漏極表達式可簡化為
器件飽和區(
)，漏極電流表達式可簡化為
器件飽和區平帶情形，漏極電流表達式可進一步簡化為
發展歷程
1928年，Julius Edgar Lilienfeld申請了名為“一種控制電流的器件（Device for controlling electric current）”的美國專利（專利號1900018）。 該專利首次提出了場效應電晶體（Field Effect Transistor, FET）的概念，器件結構如圖3所示。鋁金屬柵（10）與硫化銅溝道（12）由氧化鋁柵介質材料（11）隔絕。施加電壓於鋁金屬柵，產生的電場將控制由源極（14）到漏極（15）的電流。施以足夠大的柵電壓，硫化銅薄膜中的載流子將被耗盡，從而調節其電導率。理想情況下，可完全耗盡硫化銅薄膜里的載流子，此時溝道電阻變成準無限大，器件處於關閉狀態。在硫化銅薄膜（12）上開一個V型溝槽（13）有助於在此處將硫化銅薄膜里的載流子耗盡，使器件更容易關閉。一定意義上說，Lilienfeld提出的固態電晶體即是無結場效應電晶體（Junctionless Transistor）。遺憾的是Lilienfeld沒有發表任何關於該器件的研究文章。限於當時有限的半導體知識及技術條件，人們還不能製作出這種正常工作的無結場效應電晶體器件。
圖3：Lilienfeld發明的第一個固態電晶體。2005年，為克服結型場效應電晶體器件在納米尺度所面臨的難以逾越的障礙，肖德元等人首次提出了一種圓柱體全包圍柵無結場效應電晶體（Gate-All-Around-Cylindrical Junctionless Field Effect Transistor, GAAC JLT）及其製作方法（半導體器件、含包圍圓柱形溝道的柵的電晶體及製造方法，中國發明專利號：ZL200910057965.3）。該器件利用全包圍柵圓柱形納米線架構，由包圍整個成形為圓柱形的溝道的實質上數目無窮的柵控制，改進了器件性能，提高了器件按比例縮小的能力，可有效避免傳統多柵鰭型場效應電晶體存在的問題。同時該器件克服了不對稱場積聚,器件溝道的電完整性得到改善。該器件製作簡易，與傳統平面CMOS技術兼容較好。
圖4：圓柱體全包圍柵無結場效應電晶體結構示意圖。2009年，肖德元等人首次發表了圓柱體全包圍柵無結場效應電晶體（GAAC JLT）基於溝道全耗盡的緊湊型模型並推導出該器件的電流-電壓方程表達式。器件模型與Synopsys Sentaurus三維器件仿真結果較為吻合。與其他常規鰭型場效應管器件(FinFET)相比, SOI圓柱體全包圍柵場效應電晶體工作在積累模式下, 電流流過整個圓柱體, 載流子遷移率高, 噪聲低頻, 可避免多晶矽柵耗盡及短溝道效應, 增大了器件的閾值電壓，器件性能得到較大改善。
2010年，愛爾蘭Tyndall國家研究所的J. P. Colinge等人研製成功了三柵無結場效應電晶體。該器件不再採用超陡摻雜濃度梯度，有著更少的器件工藝熱預算。與傳統電晶體相比，該器件具有完整的CMOS電晶體功能，並使用矽納米線製成。它們具有接近理想的亞閾值擺幅、極低的漏電流以及更小的遷移率惡化。
圖5：三柵無結場效應電晶體器件結構示意圖。2011年，基於圓柱體全包圍柵無結場效應電晶體(GAAC JLT）的器件工藝，新加坡IME的P. Singh等人研製成功了圓柱體全包圍柵無結場效應電晶體。相較於傳統的工作於反型模式的圓柱體全包圍場效應電晶體，該器件表現出更加優異的電學性能、極低的低頻噪聲及高可靠性。
2012年，IBM實驗人員提出了一種基於SOI平面結構的無結場效應電晶體。器件溝道採用梯度分散式濃度摻雜，由外及內逐漸降低。該結構遠離柵極的溝道雜質摻雜濃度逐漸降低，溝道內的載流子容易耗盡，降低了器件關態漏電流。相比於傳統的無結場效應電晶體，該結構可有效減弱短溝道效應，進一步提高器件性能。
基於以上研究，肖德元等人對其早期提出的圓柱體全包圍柵無結場效應電晶體器件結構進行了改進：採用磷或硼摻雜的二氧化矽犧牲層，經高溫無線表面源擴散，在圓柱體納米線溝道內形成梯度摻雜濃度分布，由表面至中心濃度逐漸降低。該結構可有效抑制短溝道效應，同時表面離子摻雜濃度較大可使無結場效應電晶體具有較大的驅動電流，從而提高器件性能。此外通過擴散方式形成摻雜離子濃度梯度，方法簡單且易控制。器件模擬結果顯示，器件的性能可以進一步得到改善。
圖6：溝道摻雜濃度梯度分布GAAC JLT器件結構示意圖。2015年，三星電子K. T. Park等人報導了基於無結場效應電晶體製備的三維垂直堆疊結構的NAND快閃記憶體產品技術。該晶片具有24層堆疊的字線（WL），除最底層的單元選擇電晶體為常規反型模式的電晶體，其餘每個字單元電晶體均為基於電荷捕獲快閃記憶體無結薄膜電晶體（JL Charge Trap Flash Thin-Film Transistor, JL-CTF TFT）。相比於傳統反型模式器件，該產品寫入/擦除速度快，記憶體視窗大，耐力持久，表現更優異。
器件特點
無結場效應電晶體是電壓控制器件，不需較大信號功率。柵極偏置電壓可360度方向將圓柱體溝道內的載流子由表及里耗盡，大大增強了柵極對圓柱體溝道的控制能力，有效降低了器件的閾值電壓。由於避開了不完整的柵氧化層與半導體溝道界面，溝道內的多數載流子在圓柱體溝道體內而非表面由源極到達漏極，載流子受到界面散射影響有限，提高了載流子遷移率，噪聲較低。相比於傳統的反型溝道MOS場效應電晶體，無結場效應電晶體屬於多數載流子導電器件，沿溝道方向靠近漏極的電場強度較低，提高了器件性能及可靠性。該器件製作工藝簡單，與傳統平面CMOS技術兼容較好。
