VLSI是超大規模積體電路(Very Large Scale Integration)的簡稱，指幾毫米見方的矽片上集成上萬至百萬電晶體、線寬在1微米以下的積體電路。由於電晶體與連線一次完成，故製作幾個至上百萬電晶體的工時和費用是等同的。大量生產時，硬體費用幾乎可不計，而取決於設計費用。
基本介紹
- 中文名：超大規模積體電路
- 外文名：Very Large Scale Integration
- 線寬：在1微米以下
- 電晶體：上萬至百萬
- 簡稱：VLSI
概述,分類,小規模積體電路,中規模積體電路,大規模積體電路(,超大規模積體電路,特大規模積體電路,巨大規模積體電路,可靠性技術的套用,發展思路,
概述
超大規模積體電路是70年代後期研製成功的，主要用於製造存儲器和微處理機。64k位隨機存取存儲器是第一代超大規模積體電路，大約包含15萬個元件，線寬為3微米。目前超大規模積體電路的集成度已達到600萬個電晶體，線寬達到0.3微米。用超大規模積體電路製造的電子設備，體積小、重量輕、功耗低、可靠性高。利用超大規模積體電路技術可以將一個電子分系統乃至整個電子系統“集成”在一塊晶片上，完成信息採集、處理、存儲等多種功能。例如，可以將整個386微處理機電路集成在一塊晶片上，集成度達250萬個電晶體。超大規模積體電路研製成功，是微電子技術的一次飛躍，大大推動了電子技術的進步，從而帶動了軍事技術和民用技術的發展。超大規模積體電路已成為衡量一個國家科學技術和工業發展水平的重要標誌。也是世界主要工業國家，特別是美國和日本競爭最激烈的一個領域。超大規模積體電路將繼續得到發展。
分類
小規模積體電路
（Small Scale Integration：SSI）1960年出現，在一塊矽片上包含10-100個元件或1-10個邏輯門。如 邏輯門和觸發器等。如果用小規模數字積體電路(SSI)進行設計組合邏輯電路時，是以門電路作為電路的基本單元，所以邏輯函式的化簡應使使用的門電路的數目最少，而且門的輸入端數目也最少。
中規模積體電路
（Medium Scale Integration：MSI）
1966年出現，在一塊矽片上包含100-1000個元件或10-100個邏輯門。如 集成計時器，暫存器，解碼器等。
如果選用中規模積體電路(MSI)設計組合邏輯電路時，則以所用積體電路個數最少，品種最少，同時積體電路間的連線也最少。這往往需將邏輯函式表達式變換成選用電路所要求的表達形式，有時可直接用標準範式。
MSI中規模組合邏輯器件功能雖然比小規模積體電路SSI強，但也不像大規模積體電路LSI那樣功能專一化，這些器件產品的品種雖然不少，但也不可能完全符合使用者的要求，這就需要將多片級聯以擴展其功能，而且還可以用一些標準的中規模繼承組件來實現其它一些組合邏輯電路的設計。用中規模集成組件來進行組合邏輯電路設計時，其方法是選擇合適的MSI後，將實際問題轉化後的邏輯表達式變換為回響的MSI的表達形式。用MSI設計的組合邏輯電路與用門電路設計的組合邏輯電路相比，不僅體積小，重量較輕，而且提高了工作的可靠性。
中規模數據選擇起的級聯可擴展其選擇數據的路數，其功能擴展不僅可用於組合邏輯電路，而且還可用於時序邏輯電路。在組合邏輯電路中主要有以下套用：（1）級聯擴展，以增加選擇的路數、位數，可實現由多位到多位的數據傳送；（2）作邏輯函式發生器，用以實現任意組合邏輯電路的設計。
大規模積體電路(
Large Scale Integrated circuits：LSI)
1970年出現，在一塊矽片上包含1000-100000個元件或100-10000個邏輯門。如 ：半導體存儲器，某些計算機外設。628512，628128（128K）最大容量1G。
超大規模積體電路
(Very Large Scale Integrated circuits：VLSI)
在一塊晶片上集成的元件數超過10萬個，或門電路數超過萬門的積體電路，稱為超大規模積體電路。超大規模積體電路是20世紀70年代後期研製成功的，主要用於製造存儲器和微處理機。64k位隨機存取存儲器是第一代超大規模積體電路，大約包含15萬個元件，線寬為3微米。
超大規模積體電路的集成度已達到600萬個電晶體，線寬達到0.3微米。用超大規模積體電路製造的電子設備，體積小、重量輕、功耗低、可靠性高。利用超大規模積體電路技術可以將一個電子分系統乃至整個電子系統“集成”在一塊晶片上，完成信息採集、處理、存儲等多種功能。例如，可以將整個386微處理機電路集成在一塊晶片上，集成度達250萬個電晶體。超大規模積體電路研製成功，是微電子技術的一次飛躍，大大推動了電子技術的進步，從而帶動了軍事技術和民用技術的發展。超大規模積體電路已成為衡量一個國家科學技術和工業發展水平的重要標誌，也是世界主要工業國家，特別是美國和日本競爭最激烈的一個領域。
特大規模積體電路
(Ultra Large-Scale Integration：ULSI)
1993年隨著集成了1000萬個電晶體的16M FLASH和256M DRAM的研製成功，進入了特大規模積體電路ULSI (Ultra Large-Scale Integration)時代。特大規模積體電路的集成組件數在107～109個之間。
ULSI電路集成度的迅速增長主要取決於以下兩個因素：一是完美晶體生長技術已達到極高的水平；二是製造設備不斷完善，加工精度、自動化程度和可靠性的提高已使器件尺寸進入深亞微米級領域。目前矽單晶製備技術可使晶體徑向參數均勻，體內微缺陷減少，0.1~0.3um大小的缺陷平均可以少於0.05個/平方厘米。對電路加工過程中誘生的缺陷理論模型也有了較為完整的認識，由此發展了一整套完美晶體的加工工藝。生產電路用的矽片直徑的不斷增大，導致生產效率大幅度提高，現在矽片的直徑尺寸已達到12英寸。微缺陷的減少使晶片成品率增加，0.02個/平方厘米缺陷的矽片可使256MB DRAM的成品率達到80~90%。
巨大規模積體電路
（Giga Scale Integration：GSI）
1994年由於集成1億個元件的1G DRAM的研製成功，進入巨大規模積體電路GSI（Giga Scale Integration）時代。巨大規模積體電路的集成組件數在109以上。
隨著VLSI技術的進步，使得建造具有數千甚至數萬個處理器的超大型並行分散式系統已經可以實現了。
可靠性技術的套用
在工程套用中可靠性技術貫穿於VLSI需求分析、產品設計、製造工藝、試驗檢測以及套用全過程的各個階段和方面，軍事電子和航天技術的發展對VLSI提出了越來越高的可靠性要求，推動了VLSI可靠性技術的不斷發展。由於技術的發展和需求的推動，VLSI可靠性保證已從過去主要通過可靠性試驗和篩選來控制最終產品的可靠性，逐步轉向加強工藝過程控制、加強可靠性設計與功能設計的協同，在考慮工藝能力和功能設計的同時，針對主要失效機理提出對策措施，並對VLSI在全壽命周期中以及特定環境條件下的可靠性指標及其成本進行綜合權衡，據此在電路設計、結構設計和版圖布局、材料選擇、工藝流程和參數選擇、工藝過程控制、設計驗證與過程評價、產品的可靠性試驗評價與篩選等環節引入適當的可靠性技術，使產品的可靠性水平得到保證和提高。VLSI可靠性技術包含了可靠性設計與模擬、可靠性試驗與評價、工藝過程質量控制、失效機理與模型研究以及失效分析技術等五個主要的技術方向，隨著可靠性物理研究的不斷深入，VLSI可靠性技術呈現出模型化、定量化、綜合化的發展趨勢。
由於VLSI集成度一直遵循“摩爾定律”以每18個月翻一番的速度急劇增加，目前一個晶片上集成的電路元件數早已超過一個億，這種發展趨勢正在使VLSI在電子設備中扮演的角色從器件晶片轉變為系統晶片(SOC)；與此同時，深亞微米的VLSI工藝特徵尺寸已達到0.18 μm以下，在特徵尺寸不斷縮小、集成度和晶片面積以及實際功耗不斷增加的情況下，物理極限的逼近使影響VLSI可靠性的各種失效機理效應敏感度增強，設計和工藝中需要考慮和權衡的因素大大增加，剩餘可靠性容限趨於消失，從而使VLSI可靠性的保證和提高面臨巨大的挑戰。因此，國際上針對深亞微米/超深亞微米VLSI主要失效機理的可靠性研究一直在不斷深入，新的失效分析技術和設備不斷出現，世界上著名的積體電路製造廠商都建立了自己的VLSI質量與可靠性保證系統，並且把針對VLSI主要失效機理的晶片級和封裝級可靠性評價測試結構的開發和套用納入其質量保證計畫，可靠性模擬在可靠性設計與評估中的套用也日益增多。在進一步完善晶片級可靠性(WLR)、統計過程控制(SPC)和面向可靠性的實驗設計方法(DOE)等可靠性技術的同時，國際上在90年代提出了內建可靠性(BIR)的新概念，把相關的各種可靠性技術有目標地、定量地綜合運用於VLSI的研發和生產過程，從技術和管理上構建VLSI質量與可靠性的保證體系，以滿足用戶對降低VLSI失效率、提高其可靠性水平的越來越高的要求。
由於VLSI集成度一直遵循“摩爾定律”以每18個月翻一番的速度急劇增加，目前一個晶片上集成的電路元件數早已超過一個億，這種發展趨勢正在使VLSI在電子設備中扮演的角色從器件晶片轉變為系統晶片(SOC)；與此同時，深亞微米的VLSI工藝特徵尺寸已達到0.18 μm以下，在特徵尺寸不斷縮小、集成度和晶片面積以及實際功耗不斷增加的情況下，物理極限的逼近使影響VLSI可靠性的各種失效機理效應敏感度增強，設計和工藝中需要考慮和權衡的因素大大增加，剩餘可靠性容限趨於消失，從而使VLSI可靠性的保證和提高面臨巨大的挑戰。因此，國際上針對深亞微米/超深亞微米VLSI主要失效機理的可靠性研究一直在不斷深入，新的失效分析技術和設備不斷出現，世界上著名的積體電路製造廠商都建立了自己的VLSI質量與可靠性保證系統，並且把針對VLSI主要失效機理的晶片級和封裝級可靠性評價測試結構的開發和套用納入其質量保證計畫，可靠性模擬在可靠性設計與評估中的套用也日益增多。在進一步完善晶片級可靠性(WLR)、統計過程控制(SPC)和面向可靠性的實驗設計方法(DOE)等可靠性技術的同時，國際上在90年代提出了內建可靠性(BIR)的新概念，把相關的各種可靠性技術有目標地、定量地綜合運用於VLSI的研發和生產過程，從技術和管理上構建VLSI質量與可靠性的保證體系，以滿足用戶對降低VLSI失效率、提高其可靠性水平的越來越高的要求。
發展思路
在我國，VLSI可靠性技術經過近兩個五年計畫的研究和實踐，發展與套用已經上了一個新台階。在VLSI工藝可靠性評價與保證技術方面，建立了面向國內重點積體電路研究的生產線的晶片級可靠性技術WLR，包括工藝質量評價PCM技術、可靠性評價REM技術和工藝質量控制SPC技術，為積體電路製造階段工藝質量控制和可靠性保證提供了必要的方法和手段，為考核工藝線質量和可靠性能力水平提供了定量依據；在VLSI可靠性設計、模擬與分析技術方面，針對當前VLSI設計階段的可靠性問題開展了針對主要失效機理的可靠性設計技術研究，自行開發了積體電路可靠性綜合模擬器ISRIC，建立並逐步完善了以電子束測試、光發射故障診斷、電子微探針分析和IDDQ測試為核心的綜合失效定位技術，並實施和驗證了這些技術的有效性，達到了工程實用化的要求。這些技術與90年代尤其是近幾年國外普遍採用的可靠性評價方法和技術相一致，具有技術先進和實用性強的特點，在國內幾條典型的積體電路生產線和多個電路產品中套用，對穩定工藝和提高工藝成品率，實現批次性工藝可靠性評價和工藝可靠性一致性監測，保證積體電路工藝平台及電路產品的可靠性發揮了重要的作用。我國VLSI可靠性技術的發展具有以下特點：
(1)通過失效模式和失效機理分析，揭示導致失效和影響可靠性的內在根本原因，有針對性地進行可靠性設計—失效分析—信息反饋—設計改進，形成循環，以這樣的技術途徑促進VLSI固有可靠性水平提高。
(2)緊跟國際上先進的VLSI可靠性技術發展趨勢，如WLR技術、可靠性模擬技術、先進的失效分析技術等，並進行了深入研究和工程套用。
(3)由於我國VLSI可靠性技術套用的工藝平台與國外有差距，因此目前我們研究和解決的重點是微米/亞微米器件的可靠性問題，而國際上可靠性研究的對象則是超深亞微米器件的可靠性問題。?
(4)我國VLSI可靠性技術面向工程套用，實用性強。以PCM、REM和SPC為核心的工藝可靠性評價與保證技術已經被採用，並取得成效。
未來十年將是國內VLSI產業和技術大發展的十年，將建成多個微電子產業基地，形成以0.25 μm以下VLSI加工技術為核心的設計、製造、測試、封裝企業群，並帶動全國範圍的微電子技術的蓬勃發展。VLSI可靠性技術的發展必需抓住時機，依託這一發展趨勢，突出重點，以套用促發展。
（1）在“十五”期間進一步加強對VLSI可靠性套用研究的投入，開展以ASIC、特別是SOC、CPU和DSP等為代表產品的VLSI可靠性設計與驗證技術、晶片級（WLR）的可靠性評價與保證技術，Foundry標準工藝線的可靠性參數建庫技術，超深亞微米器件失效物理研究，新材料、新器件結構的失效機理研究，無損檢測和評價篩選新方法研究，以及新的失效分析技術研究，有效控制各種失效模式，實現可靠性增長。
（2）依託電子元器件可靠性物理及其套用技術國家重點實驗室在微電子器件可靠性研究方面的技術和設備條件，通過進一步的能力擴展建設，形成VLSI可靠性評價、試驗、篩選、老化、失效分析等系列化的可靠性技術支撐體系，為半導體工業界提供相關技術服務。
（3）制定和實施可靠性相關標準。補充和完善現有國家標準、國軍標、企業標準中相關的可靠性內容，建立和完善各類可靠性設計、評價、試驗、工藝控制和模擬等行業標準、規範與實施細則，使VLSI設計和工藝過程中可靠性實施有定量的考核標準與依據，保證工藝成品率和產品的可靠性。?
（4）全面推廣套用成熟的可靠性技術是VLSI可靠性保證計畫實施的關鍵。特別是標準工藝線的工序能力考核和SPC控制技術、標準工藝的可靠性評價技術、可靠性設計與仿真評價技術等應在全行業內推廣套用。
(1)通過失效模式和失效機理分析，揭示導致失效和影響可靠性的內在根本原因，有針對性地進行可靠性設計—失效分析—信息反饋—設計改進，形成循環，以這樣的技術途徑促進VLSI固有可靠性水平提高。
(2)緊跟國際上先進的VLSI可靠性技術發展趨勢，如WLR技術、可靠性模擬技術、先進的失效分析技術等，並進行了深入研究和工程套用。
(3)由於我國VLSI可靠性技術套用的工藝平台與國外有差距，因此目前我們研究和解決的重點是微米/亞微米器件的可靠性問題，而國際上可靠性研究的對象則是超深亞微米器件的可靠性問題。?
(4)我國VLSI可靠性技術面向工程套用，實用性強。以PCM、REM和SPC為核心的工藝可靠性評價與保證技術已經被採用，並取得成效。
未來十年將是國內VLSI產業和技術大發展的十年，將建成多個微電子產業基地，形成以0.25 μm以下VLSI加工技術為核心的設計、製造、測試、封裝企業群，並帶動全國範圍的微電子技術的蓬勃發展。VLSI可靠性技術的發展必需抓住時機，依託這一發展趨勢，突出重點，以套用促發展。
（1）在“十五”期間進一步加強對VLSI可靠性套用研究的投入，開展以ASIC、特別是SOC、CPU和DSP等為代表產品的VLSI可靠性設計與驗證技術、晶片級（WLR）的可靠性評價與保證技術，Foundry標準工藝線的可靠性參數建庫技術，超深亞微米器件失效物理研究，新材料、新器件結構的失效機理研究，無損檢測和評價篩選新方法研究，以及新的失效分析技術研究，有效控制各種失效模式，實現可靠性增長。
（2）依託電子元器件可靠性物理及其套用技術國家重點實驗室在微電子器件可靠性研究方面的技術和設備條件，通過進一步的能力擴展建設，形成VLSI可靠性評價、試驗、篩選、老化、失效分析等系列化的可靠性技術支撐體系，為半導體工業界提供相關技術服務。
（3）制定和實施可靠性相關標準。補充和完善現有國家標準、國軍標、企業標準中相關的可靠性內容，建立和完善各類可靠性設計、評價、試驗、工藝控制和模擬等行業標準、規範與實施細則，使VLSI設計和工藝過程中可靠性實施有定量的考核標準與依據，保證工藝成品率和產品的可靠性。?
（4）全面推廣套用成熟的可靠性技術是VLSI可靠性保證計畫實施的關鍵。特別是標準工藝線的工序能力考核和SPC控制技術、標準工藝的可靠性評價技術、可靠性設計與仿真評價技術等應在全行業內推廣套用。
