簡介,功能介紹,
簡介
System Generator是Xilinx公司進行數位訊號處理開發的一種設計工具，它通過將Xilinx開發的一些模組嵌入到Simulink的庫中，可以在Simulink中進行定點仿真，可以設定定點信號的類型，這樣就可以比較定點仿真與浮點仿真的區別。並且可以生成HDL檔案，或者網表，可以在ISE中進行調用。或者直接生成比特流下載檔案。能夠加快DSP系統的開發進度。
功能介紹
用SystemGenerator進行仿真
1、必須包含的模組：Gateway In、Gateway Out、SystemGenerator、以及Xilinx定點運算單元。
2、對於系統設計中有精確時鐘限制的外部接口模組，使用System Generator設計不是最佳方法，此時可以利用HDL等方法實現，然後通過System Generator工具提供的Black Box導入Sysgen工程中即可。
SystemGenerator Blockset
1、主要包括：Xilinx Blockset、XilinxPreference Blockset 和 Xilinx XtremDSP Kit三個庫函式塊。
2、XilinxBlockset包含了所有在Simulink中構建數位訊號處理系統和其他FPGA數字系統的模組。
3、XilinxPreferenceBlockset 是更高層次的模組，都是由Xilinx Blockset中的模組組成的，降低了開發難度，並且具有較高的可靠性。
信號數據類型
1、XilinxBlock的輸出格式可以設定為：Fullprecision和User-defined precision
Fullprecision：會在運算中自動進行位寬擴展
User-definedprecision：對輸出結果進行截位(wrap)或飽和(saturate)處理(用戶設定)。
2、在SystemGenerator中，點擊Format –>Port/Signal Displays –> Port Data Type 即可顯示每個模組輸入輸出的數據類型。
3、當Simulink無法確定數據類型和採樣速率時，會報錯，通常這種情況出現在有反饋的情況下。這時可以通過添加一個Assert模組對信號進行強制制定或重新定義。且不占用硬體資源。
4、GatewayIn可以設定SamplePeriod，值越大，採樣點越少。一般來說，對於同一組Gateway In，sample period應該是一樣的，即採樣率時一樣的。所以當修改一個Gateway In的Sample Period時，記得同時更新同一級的Gateway In的Sample Period。
5、採樣率變換，利用模組：Up sample和Down sample。SystemGenerator中不同顏色代表不同的採樣率。可以點擊Format –> Sample Time Colors
利用Matlab產生測試向量
1、使用FromWorkspaceblock產生測試向量。注意數據必須是2xn矩陣：
colume1 = time values
colume2 = data values
例如：[1:101;sin(2*pi*[0:.01:1])]
2、使用Toworkspace block將sysgen數據輸出到MATLAB進行分析
1、Simulinksystemperiod為Simulink仿真時鐘周期，該周期必須是設計中所有採樣周期的最大公因子，比如系統中有3個採樣周期(2、3、4)，那么Simulink system period為1。
2、如果FPGA系統時鐘周期是10ns，那么Simulink系統周期，2s、3s、4s三個採樣周期分別對應FPGA器件實現時的10ns、20ns、30ns、40ns。另一種做法是將Simulink系統周期就定義成FPGA的系統周期，這樣省去了時鐘周期間的換算。
3、可以用ClockEnable Probe模組來實現潛在的時鐘使能信號。
