《VHDL語言及其套用》是2005年高等教育出版社出版的一本圖書，作者是付永慶。比賽內容包括了教授電類專業碩士研究生或高年級本科生VHDL語言知識所需要的全部資料。
基本介紹
內容簡介,圖書目錄,
內容簡介
《VHDL語言及其套用》是在作者歷時七年為通信與信息系統、信號與信息處理專業研究生講授VHDL語言及其套用課程的教學實踐基礎上編寫而成的。《VHDL語言及其套用》共分15章,以教授完整的VHDL語言體系及其用於系統設計的方法為目的,由淺入深、精煉簡潔地介紹VHDL語言學習基礎、語法規則和模型結構、深入了解VHDL語言、VHDL描述風格和套用系統設計範例等內容,書中有結合實際套用的程式舉例,並配有一定數量的習題。
本書既可作為研究生教材,也可經適當取捨後作為電子信息、通信、計算機、自動化專業高年級本科生教材,同時還可作為工程技術人員的自學參考書。
圖書目錄
第1章 VHDL基本概念
1.1 數字系統建模
1.2 建模的域和級
1.3 建模語言
1.4 VHDL建模的概念
1.5 一個VHDL設計實例
1 6 VHDL設計流程
1.7 支持VHDL研發的軟體工具
習題
第2章 VHDL語言學習基礎
2.1 書寫規定與基本句法單元
2.1.1 書寫規定
2.1.2 語句注釋
2.1.3 標識符
2.1.4 保留字、類型字及專用字
2.1.5 數及表示法
2.1.6 符、串、位串
2.2 VHDL語言的目標與分類
2.3 標量數據類型
2.3.1 類型定義
2.3.2 標量類型
2.3.3 標量類型屬性
2.4 表達式與運算符
2.4.1 邏輯運算符
2.4.2 關係運算符
2.4.3 算術運算符
2.4.4 並置運算符
2.5 複合數據類型
2.5.1 組
2.5.2 非限制性組
2.5.3 記錄類型
2.6 定址類型
2.7 檔案類型
2.8 用戶自定義類型與子類型
2.9 類型限定與轉換
2.9.1 類型限定
2.9.2 類型轉換
習題
第3章 順序語句
3.1 變數賦值語句
3.2 信號賦值語句
3.3 wait語句
3.4 if語句
3.5 case語句
3.6 循環語句
3.7 exit語句
3.8 next語句
3.9 return語句
3.10 null語句
3.11 assert語句
3.12 report語句
3.13 過程調用語句
習題
第4章 VHDL的模型結構
4.1 設計實體
4.1.1 實體說明
4.1.2 構造體
4.2 構造體功能的行為描述
4.2.1 並行信號賦值語句
4.2.2 信號屬性
4.2.3 進程語句
4.2.4 實體與無源進程
4.2.5 並行assert語句
4.3 構造體功能的子結構描述
4.3.1 分塊結構描述
4.3.2 子程式結構描述
4.3.3 組件結構描述
4.4 配置
4.4.1 默認連線
4.4.2 配置指定
4.4.3 配置說明
4.4.4 直接例示
4.4.5 延遲連線與附加捆綁
4.5 包集合與設計庫
4.5.1 包集合說明
4.5.2 包集合體
4.5.3 設計庫
4.5.4 庫的使用
4.5.5 Altera公司的資源庫
習題
第5章 說明的可見性
5.1 實體內部說明的可見性
5.2 實體外部說明的可見性
習題
第6章 決斷信號
6.1 基本決斷信號
6.2 判決函式
6.3 決斷連線埠與決斷信號參數
習題
第7章 假名
7.1 數據目標的假名
7.2 非數據項的假名
習題
第8章 生成語句
8.1 疊代生成語句
8.2 條件生成語句
8.3 生成語句的配置
習題
第9章 屬性和組
9.1 預定義屬性
9.2 說明項目屬性
9.3 用戶自定義屬性
9.4 組
習題
第10章 定址類型與連結數據結構
10.1 定址類型
10.2 連結數據結構
習題
第11章 檔案與模擬測試
11.1 檔案類型與檔案說明
11.2 預定義包集合textio
11.3 模擬測試
習題
第12章 信號延遲的描述
12.1 δ延遲的概念
12.2 傳輸延遲
12.3 慣性延遲及其閾值的作用
習題
第13章 進一步了解VHDI
1'3.1 被保護信號和不連線
13.2 延緩進程
13.3 共享變數
習題
第14章 VHDL描述風格
14.1 行為描述
14.2 結構描述
14.3 數據流描述
14.4 混合描述
習題
第15章 套用系統設計範例
15.1 滾動漢字LED顯示器
15.2 數字直流電壓表
習題
附錄1 有關VHDL的標準
附錄2 1987版、1993版和2001版VHDL語言的差別
附錄3 VHDL標準包集合檔案
附錄4 Ahera公司的MAX+4-PLUSⅡVHDL設計工具
……
