TD-LTE基站產品設計需求

TD-LTE基站產品設計需求是指TD-LTE網路的大頻寬、高速率、多天線的需求，對TD-LTE網路產品的硬體設計和指標提出了較高的要求，基於網路運營需求及當前基站研發水平，TD-LTE基站的設計需求存在相應的技術挑戰。

TD-LTE基站產品設計需求

隨著移動通信技術和基站實現工藝水平的發展，TD-LTE基站呈現出“寬頻、融合、綠色”的發展趨勢。寬頻，主要是為了提供更高的數據吞吐量，要求基站必須要支持更大的頻寬、更多的頻段；融合，基站需要同時支持2G/3G/LTE的多制式基站，並儘可能共享相關設計，降低成本；綠色，則是設計緊湊型、低能耗的基站，降低運營商的運維成本。下面分別介紹基站硬體設計的三大需求——多頻寬頻基站、多模基站和綠色基站。

綠色基站設計需求

綠色基站是將全方位的綠色環保理念融入產品設計和生產，在節能環保的基礎上提升移動運營商盈利能力的基站，它將滿足運營商對配套、建網、環境保護和資源利用等方面的綜合需求。

全球各大設備商已經推出了2G/3G的綠色基站產品，綠色基站產品正在成為基站產品的主流。對於TD-LTE，綠色基站可以具有以下特徵和要求。

— 低功耗：電費在移動通信系統的運維成本（Operating Expense，OPEX）中占據較大的比例。TD-LTE基站採用高效率功率放大器技術可以使基站整機功率效率達到30%以上，與2G基站設備相比，可提高5%～10%，從而進一步降低基站能耗。

— 減配套：通過提高基站集成度可降低機房、電源、空調等配套要求，大大降低配套投資。

— 易安裝：通過採用高度模組化的設計方式，TD-LTE分散式宏基站統一為基帶和射頻兩類模組，避免傳統分散架構下板件配線繁多、工程實施複雜等問題。

總之，TD-LTE綠色基站是運營商在競爭激烈的環境中大幅降低運營成本、提升盈利能力行之有效的手段。

多頻寬頻基站設計需求

多頻寬頻基站主要指基站具備同時支持大頻寬、多個頻段的能力。多頻基站在不更換或儘可能少的更換硬體的前提下同時支持多個頻段，以滿足不同國家和地區的不同頻段要求，從而可以減少基站設備的產品種類，進而降低研發投入，加快基站產品的成熟。

多頻基站的發射功率需求及散熱需求高於單頻基站，因此在單個設備的體積和重量方面面臨較大的壓力。多頻基站在設計中儘可能採用同一功放模組放大多個頻段的射頻信號，但由於功放模組的頻寬限制，目前只有頻段跨度較小時，多個頻段才可以共用功放。

多模基站設計需求

隨著當前用戶業務和存量終端的發展，運營商現有的2G/3G網路還將在一段時期內繼續發展，因此部署多模基站能夠顯著降低設備投資並加快網路部署速度。對於2G/3G/LTE多模基站，根據產品集成度可分為兩種——低集成度的共櫃型多模基站和高集成度的共硬體型多模基站。

共櫃型多模基站在同一機櫃內使用不同的硬體板卡或模組支持不同的模式。除共用機櫃和插箱外，共櫃型多模基站還可以實現電源、傳輸或主控等模組的共用，在一定程度上降低設備的投資成本和降低對機房空間的占用。共櫃型多模基站的設計實現相對簡單，可同時實現2G、3G和LTE等多個通信系統的共櫃多模。

共硬體型多模基站可實現在同一硬體平台下同時支持不同的通信系統，或具有通過軟體升級支持不同的通信系統的能力。共硬體型多模基站主要有多模並行和單模兩種工作模式，它們的特點如下：

— 單模工作模式的多模基站同一時刻只能支持一種模式，但通過軟體升級可以在不更換硬體的前提下，由一種模式平滑升級為另一種模式。

— 多模並行工作模式的多模基站可同時支持多種通信模式，為相同覆蓋區域的用戶提供多種類型的無線接入；

TD-LTE基站設計面臨的挑戰

TD-LTE基站產品需要具有大頻寬、高集成度和高功率效率的顯著特點。高頻寬和高頻譜效率的技術特徵使得TD-LTE基站具有超高的吞吐量（大容量），高集成度和高功率效率使得TD-LTE基站具有更低的設備成本和運維成本。為了實現這些特點，TD-LTE基站硬體設計中將面臨以下4方面的挑戰。

高頻寬設計

高達40MHz甚至60MHz頻寬的寬頻系統設計是TD-LTE基站硬體設計中的最大挑戰，主要涉及寬頻收發信機設計、寬頻基帶處理和高速接口設計三大難點。

— 寬頻收發信機設計：寬頻收發信機設計是TD-LTE基站硬體設計中的最大難點，它又可以分為寬頻發射機設計和寬頻接收機設計。其中，寬頻發射機設計需要在高頻寬的條件下，解決功率放大器高線性度和高功率效率互為矛盾的難題；而在寬頻條件下，如何設計出高靈敏度、高動態範圍的寬頻接收機也極為困難。

— 寬頻基帶處理：頻寬的增大，Beamforming、MIMO、OFDM等物理層技術的採用及多模的同時支持，對TD-LTE基站的基帶處理能力提出了更高的要求，主要體現在基帶處理模組中的處理器速率和記憶體容量。

— 高速接口設計：高頻寬將加大不同模組間通信接口的數據傳輸速率，對接口設計也提出了更高的要求和挑戰。此外，對於分散式基站來說，BBU和RRU間接口的傳輸頻寬隨著頻寬的增大和多天線技術的採用而成倍增大。比如，當信號頻寬20MHz、採用8天線收發時，BBU和RRU間接口的傳輸頻寬高達9.8304Gbit/s。對於40MHz或60MHz信號頻寬，Ir接口的傳輸頻寬需求將成倍提升。

高峰均比/高線性度

為了獲得高頻譜效率，TD-LTE系統中採用了QAM高階調製、MIMO、OFDM等技術。其中QAM高階調製和OFDM技術在顯著提高頻譜效率的同時，也帶來了高峰均比（Peak to Average Power Ratio，PAPR）和高線性度的問題。

— OFDM技術：OFDM是多載波調製技術，其主要思想是將整個信道分成若干個相互正交的子信道，在每個子信道進行調製和傳輸。如果多個信號的相位一致時， 所得到的疊加信號的瞬時功率就會遠遠高於信號的平均功率，導致較高的峰均比。

— QAM高階調製：諸如64 QAM等高階調製技術的採用，使得射頻載波的相位和幅度同時承載有用信息，從而導致射頻信號的包絡產生波動；通常調製階數越高，QAM調製後的射頻信號的幅度波動越大，也即峰均比越高，信號線性度要求越高。

TD-LTE信號的高峰均比對基站功率放大器的線性度提出了很高的要求，此外，對於線性度恆定的功放而言，一旦輸入信號的峰均比高於某個門限，功放會帶來信號畸變，使信號的頻譜發生變化，產生帶內失真和帶外干擾，進而惡化系統性能。因此，必須想方設法降低TD-LTE信號的高峰均比，保證信號的高線性度要求。

為了解決高峰均比/高線性度的問題，TD-LTE基站設計同時採用了峰均比抑制（Crest Factor Reduction，CFR）和提高功放線性度的數字預失真（Digital Pre-distortion，DPD）技術。CFR主要採用“限幅+濾波”技術，在信號質量符合要求的前提下，採用這種技術可以把LTE信號的峰均比降低4～5dB，獲得峰均比低於8dB的信號。DPD是業界公認的最為經濟有效的PA線性化技術，其主要思想是在功放之前的數字域中級聯一個預失真器，由於預失真器具有和功放數量相等但卻相反的非線性失真功能，因此將這兩個非線性失真功能相結合，便能夠實現功放的線性化。

高效率功放設計

為了降低功放模組的成本、功耗和體積，在TD-LTE基站設計中採用高效率功放設計技術勢在必行。比較成熟的高效率功放設計技術主要包括以下兩種。

— Doherty功放：主要用來提高功放效率。Doherty功放包含兩個並聯的功放（主功放和輔助功放），當輸入信號較小時，只有主功放處於工作狀態，輔助功放在輸入信號增大到一定的門限才開始工作；輔助功放的開啟將使得功放輸出端的阻抗發生變化，保證功放輸出端始終為最最佳化的阻抗，通過有源負載牽引的技術保證整個功放電路始終處於高效率放大區，從而提升功放效率。

— 包絡跟蹤（Envelope Tracing，ET）：是目前業界尚未完全成熟的提升功率效率的技術。根據功率放大器輸入射頻信號的包絡，動態調整功率放大器的漏極供電電壓，從而降低功率損失，提高功率效率。

功放線性度和功率效率互為矛盾，通常為了保證線性度並獲得較高的功率效率，幾種技術可以組合使用。有可能套用於TD-LTE基站的高效率高線性度功放設計的技術組合主要有“DPD+CFR”、“DPD+CFR+Doherty”、“DPD+ET”3種，其組合的對比見表1。

表1 3種高效率、高線性度功放設計的技術組合對比

採用技術	成熟度	成本	PA模組效率
DPD+CFR	高	中等	>25%
DPD+CFR+Doherty	高	高	>35%
DPD+ET	中等	高	>45%

從表1中可以看出，最高效的技術組合就是“DPD+ET”，這也是當前TD-LTE基站廠商爭相研發的核心技術之一，此種技術組合套用於TD-LTE基站，可以獲得超過45%的功放效率。

多天線技術

為了提高TD-LTE系統的頻譜效率和覆蓋質量，TD-LTE基站採用了MIMO、波束賦形（Beamforming）等多天線技術。多天線技術能夠大大提升TD-LTE系統的吞吐量，並明顯改善無線鏈路質量；但與此同時，多天線技術的採用，對TD-LTE基站產品射頻收發信機多通道能力和強大的基帶處理能力，提出了更高的要求。

多天線技術的採用會顯著增加基站射頻部分的實現複雜度，要求各個天線具有獨立的收發通道；與GSM和WCDMA相比，TD-LTE基站射頻收發通道數量的增加，特別是發射通道的增加對基站射頻部分的體積和成本影響較大，給設計帶來一定的壓力。除了增加射頻部分的實現複雜度外，多天線技術的使用也增加了基帶處理的複雜度。多天線情況下需要對每個天線通路的數據流進行並行處理，因而TD-LTE與GSM和WCDMA相比需要更為強大的計算處理能力，這對DSP（Digital Signal Processor，數位訊號處理器）和FPGA（Field Programmable Gate Array，現場可程式門陣列）等器件提出了更高的處理能力要求，同時可能大幅增加設備實現的成本。