SoC設計與IP核重用技術

《SoC設計與IP核重用技術》是一本由國防工業出版社在2006年出版的書籍。

基本介紹

• 書名：SoC設計與IP核重用技術
• ISBN： 7118046760
• 頁數：340頁
• 出版社：國防工業出版社
• 出版時間：2006年8月1日
• 裝幀：平裝
• 開本：16開

基本信息

出版社: 國防工業出版社; 第1版 (2006年8月1日)

平裝: 340頁

開本: 16開

ISBN: 7118046760

條形碼: 9787118046762

產品尺寸及重量: 25.8 x 18.2 x 1.3 cm ; 522 g

ASIN: B0011CBN0W

內容簡介

本書以系統晶片（SoC）設計技術為主線，遵循SoC集成設計方法學，介紹了SoC基礎理論知識和最新設計方法。本書深入淺出而又不失嚴謹性，較為全面地論述國內外具有發展前途的主要SoC設計技術，其中包含作者多年來的科研教學工作成果和心得。本書既為EDA工具的開發者提供理論基礎，也為SoC晶片的設計者提供必要的專業知識。

本書共14章，涉及SoC系統設計方法學、系統驗證方法、測試方法、IP 可復用設計和數字/模擬混合電路設計等理論技術問題，並討論在SoC設計過程中遇到的一般性問題及解決方法。主要內容包括：SoC設計與建模方法、軟/硬體協同設計與TIM、IP核的設計、IP重用策略和任務、SoC設計中的驗證技術、片上匯流排、片上網路NoC、混合信號SoC的設計、SoC低功耗設計、SoC嵌入式作業系統的分析與設計、核及SoC設計實例、可重構SoC和基於I P重用的SoC測試技術。

目錄

第1章 引言

1.1積體電路設計的特點

1.2積體電路設計方法的轉變

1.3 SOC的關鍵技術

1.3.1 IP核重用設計

1.3.2系統建模與軟/硬體協同設計

1.3.3 SoC測試和可測性設計

1.3.4 SoC的驗證

1.3.5互連效應

1.3.6物理綜合

1.3.7低功耗設計

1.4 SOC設計的標準化

1.4.1 IP模組的標準化

1.4.2片上匯流排的標準化

1.4.3 EDA工具接口的標準化

1.5Soc的嵌入式軟體

思考題

第2章 SoC設計與建模方法

2.1 SoC總體設計思想

2.1.1 SoC的硬體結構和軟體特徵

2.1.2 SoC的層次結構設計

2.1.3 SoC的軟/硬體協同設計

2.1.4 SoC的仿真和測試

2.2 SoC設計模式和流程

2.2.1瀑布模式和螺旋模式

2.2.2 自頂向下和自底向上相結合的開發流程

2.2.3頂層系統的設計過程

2.3虛部件設計方法

2.4基於平台的設計

2.4.1平台的分類

2.4.2平台中的處理器核

2.4.3 C*SOC仿真驗證平台

2.5基於模式的設計

2.6物理原型設計方法

2.6.1層次化物理模組設計

2.6.2時序封閉性

2.6.3交接模型

2.7仿生sOC模型

2.7.1電子胚胎

2.7.2生物系統在片上系統中的映射

2.8可調試設計

2.9系統集成

2.9.1使用硬核設計

2.9.2使用軟核設計

思考題

第3章 軟/硬體協同設計與刪

3.1軟/硬體協同設計

3.1.1協同設計的需求

3.1.2基本理論

3.2系統級描述語言SyStemC

3.2.1 SyStemC簡介

3.2.2 SvstemC語言體系

3.3 TLM建模及套用

3.3.1基本概念

3.3.2事務級建模TLM

3.3.3 TLM在系統設計中的套用

3.3.4 TLM建模與嵌入式軟體開發

3.3.5 TLM模型到RTL模型的轉換

思考題

第4章 IP核的設計

4.1 IP技術的進展

4.2 IP核的特徵

4.3 IP核的設計過程

4.4 IP核設計中的關鍵問題

4.5 IP核的綜合

4.6 IP的最最佳化設計

4.7硬核的設計

4.7.1硬核設計中存在的問題

4.7.2硬核模型的建立

4.7.3硬核的物理設計

4.7.4硬核的交付

4.7.5硬核的移植

4.8軟核和固核的設計

4.8.1設計說明文檔

4.8.2子模組集成

4.8.3軟核/固核產品化

4.8.4軟核的交付

4.8.5軟核生產

4.8.6 08C01軟核的設計

思考題

第5章 IP重用策略和任務

5.1重用周期

5.2設計重用

5.2.1 IP庫的代數描述

5.2.2數據管理和檢索技術

5.2.3基於IP的系統設計技術

5.2.4接口綜合技術

5.3數字IP的重用

5.4模擬IP的重用

5.5硬體重用模型

5.5.1 IP提供商

5.5.2 IP用戶

5.5.3 IP銷路和利潤率

5.6嵌入式軟體重用模型

思考題

第6章 SoC設計中的驗證技術

6.1基礎理論

6.1.1主要的驗證技術

6.1.2主要的驗證策略

6.1.3功能驗證的方法

6.1.4驗證計畫的制定

6.2 IP核的驗證

6.2.1 IP核的驗證策略

6.2.2測試平台

6.2.3基於模組的驗證

6.2.4模型檢查

6.2.5硬核的驗證

6.3接口驗證

6.3.1基於事務的驗證

6.3.2數據或行為驗證

6.4系統級驗證

6.4.1軟硬體協同驗證

6.4.2快速原型

6.4.3硬體仿真器仿真

6.4.4試流片

6.5門級驗證

6.5.1形式驗證

6.5.2門級仿真

6.6時序驗證

6.6.1靜態時序分析

6.6.2靜態時序分析和門級仿真比較

6.7物理驗證

6.7.1設計檢查

6.7.2物理效應分析

6.7.3設計簽付

思考題

第7章 片上匯流排

7.1片上匯流排接口標準

7.2片上匯流排的層次化結構

7.3AMBA匯流排

7.3.1 AMBA匯流排結構

7.3.2基於AMBA匯流排的SoC設計

7.4 Avalon匯流排

7.4.1 Avalon匯流排結構

7.4.2基於並發多主設備匯流排結構的設計

7.5 Wishbone匯流排

7.5.1 Wishbone匯流排結構

7.5.2基於Wishbone匯流排的SoC設計

7.6 CoreConnect：匯流排

7.7 OCP匯流排

7.8採用SyStemC TLM模型的片上匯流排設計實例

思考題

第8章 片上網路NoC

8.1片上網路

8.1.1 NoC網路的發展

8.1.2 NoC的拓撲結構

8.1.3片上網路的特徵

8.2片上網路能量模型

8.2.1非直接網路開關結構

8.2.2用位能量建立功耗模型

8.2.3開關結構

8.3片上網路通信

8.3.1 網路協定

8.3.2交換技術

8.3.3蟲孔路由問題

8.3.4競爭前瞻路由

8.3.5 片上開關

8.3.6片上通信中的分組

8.3.7通信服務質量

8.4片上網路的設計

8.5 M[PSOC

8.5.1 MPSoC特徵

8.5.2MPSoC的體系結構

8.5.3 MPSOC一般設計流程

8.5.4設計空間探索

思考題

第9章 混合信號soC的設計

9.1混合信號SoC設計描述

9.2數模混合設計的抽象層次

9.3模擬IP的設計

9.4數模混合SoC的設計

9.4.1數模混合SoC的設計流程

9.4.2混合信號設計仿真

9.5混合SOC設計面臨的主要問題和解決方法

9.5.1混合信號SoC的電路設計

9.5.2約束條件管理

9.5.3混合描述方式

9.5.4混合信號SoC的布圖

9.5.5混合信號SoC的驗證

9.5.6混合信號SOC測試

思考題

第10章 SoC低功耗設計

10.1概述

10.1.1靜態漏電功耗

10.1.2動態功耗

10.2動態電壓調整

10.3 SOC低功耗設計層次

10.3.1電路級和邏輯級的功耗最佳化

10.3.2.RTL級功耗最佳化

10.3.3行為級以上的低功耗設計

10.3.4軟體代碼最佳化

10.4 IP的低功耗結構

10.5 MPSoC中的低功耗設計

10.6低功耗軟體架構

10.6.1應用程式的低功耗措施

10.6.2作業系統控制下的功耗管理

10.6.3功耗調度

10.7功耗評估

思考題

第11章 SoC嵌入式作業系統的分析與設計

11.1 SoC：嵌入式作業系統的結構和特點

11.1.1嵌入式作業系統的結構

11.1.2嵌入式作業系統的特點

11.2 SOC嵌入式作業系統的設計

11.2.1硬體抽象層的描述

11.2.2核心的構成和應用程式的設計

11.2.3交叉編譯和調試

11.2.4嵌入式作業系統的仿真運行環境

11.2.5裁剪和移植

11.2.6對多處理器的支持

11.2.7嵌入式作業系統的封裝

11.2.8動態擴展

11.3嵌入式作業系統設計實例

11.4嵌入式套用系統設計實例

思考題

第12章 核及SoC設計實例

12.1微處理器核

12.1.1 V830R/AV超標量RISC

12.1.2 PowerPC 603e G2核的設計

12.1.3 NIOS II處理器核

12.2數字IP核

12.3模擬IP核

12.4存儲器核生成器

12.5核的集成和片上匯流排

12.6 sOC設計實例

12.6.1 Estarl嵌入式微處理器

12.6.2媒體處理器

12.6.3機頂盒SoC系統的可測性

思考題

第13章 可重構SoC

13.1可重構計算的發展

13.2可重構處理器

13.3動態可重構系統

13.3.1動態可重構計算系統的定義與結構

13.3.2動態可重構計算的軟/硬體設計分工

13.3.3演化硬體

13.4片上可程式系統

13.4.1 基於NIOS CPU的SOPC

13.4.2 ALTERA的Excalibur SOPC

13.4.3 基於M8C核心的SOPC片內資源

思考題

第14章 基於IP重用的SoC測試技術

14.1測試的基本概念

14.2故障模型

14.3 SoC測試的基本問題

14.4可測性設計的分類

14.4.1基於掃描的設計

14.4.2 內建自測試

14.4.3邊界掃描

14.5 SoC的測試結構

14.5.1測試激勵源和回響分析器

14.5.2測試環

14.5.3測試訪問機制

14.6存儲器核的測試

14.6.1存儲器的故障模型

14.6.2存儲器的內建自測試

14.6.3 MBIST的實現

14.7處理器核的測試

14.8數字模擬混合信號核的測試

14.8.1數模轉換器的測試

14.8.2模數轉換器的測試

14-8.3混合信號的測試結構

14.8.4 IEEE 1149.4

14.9數字核的可測性設計

14.9.1時鐘設計

14.9.2暫存器設計

14.9.3三態匯流排設計

14.9.4組合反饋環設計

思考題

附錄A SoC設計工具

附錄B SoC核心測試標準IEEE P1500

參考文獻