SOPC技術基礎教程（第2版）

《SOPC技術基礎教程（第2版）》是2018年2月清華大學出版社出版的圖書，作者是郭勇。

基本介紹

• 書名：SOPC技術基礎教程（第2版）
• 作者：郭勇
• 出版社：清華大學出版社
• 出版時間：2018年2月
• 定價：55 元
• ISBN：9787512134461

內容簡介

本書系統地介紹了基於FPGA的SOPC的軟硬體開發技術，以一個簡單的設計實例為主線介紹軟硬體的開發流程、開發工具的使用及開發的思想，使讀者對SOPC技術有一個基本的了解。將Nios II體系結構、Avalon匯流排規範、Nios II處理器常用外部設備的更多底層細節提供給讀者，使讀者獲得進行高級開發的能力，如第8章介紹的定製指令、定製外設開發和C2H編譯器的使用。另外還介紹了使用MATLAB和DSP Builder進行基於FPGA的DSP開發技術，並提供了一些典型的實驗。

本書可作為高等院校電子信息類各專業本科生、研究生的教材，也可以作為相關工程技術人員的參考書。

圖書目錄

第1章緒論1

1.1基本概念1

1.1.1SOC1

1.1.2SOPC2

1.1.3IP核2

1.2Nios Ⅱ 軟核處理器簡介4

1.2.1可定製特性4

1.2.2系統性能可配置性5

1.2.3延長產品生存周期7

1.3SOPC設計流程8

1.4支持Nios Ⅱ CPU的FPGA型號9

1.4.1Cyclone和Cyclone Ⅱ系列9

1.4.2Stratix和Stratix Ⅱ系列11

1.5最新的FPGA系列器件13

第2章SOPC的硬體開發環境及硬體開發流程16

2.1創建Quartus Ⅱ工程16

2.2創建Nios Ⅱ 系統模組21

2.2.1創建頂層實體21

2.2.2創建Nios Ⅱ 系統模組22

2.2.3分配IP模組的地址和中斷號33

2.2.4配置Nios Ⅱ 系統34

2.2.5生成Nios Ⅱ 並加入到工程中35

2.2.6加入引腳和嵌入式鎖相環36

2.3設計最佳化43

2.3.1面積與速度的最佳化44

2.3.2時序約束與設定45

2.3.3Fitter設定45

2.4編譯47

2.4.1編譯設定47

2.4.2引腳分配49

2.4.3編譯用戶設計51

2.5編程下載52

2.5.1下載53

2.5.2驗證54

第3章Nios Ⅱ 體系結構56

3.1Nios Ⅱ 處理器結構56

3.2Nios Ⅱ 暫存器檔案59

3.2.1通用暫存器59

3.2.2控制暫存器60

3.3存儲器和I/O組織60

3.3.1指令和數據匯流排61

3.3.2高速快取63

3.3.3緊耦合存儲器64

3.3.4地址映射64

3.4定址方式65

第4章Avalon匯流排規範66

4.1Avalon匯流排簡介66

4.2Avalon匯流排基本概念67

4.2.1Avalon外設和交換架構68

4.2.2Avalon信號69

4.2.3主連線埠和從連線埠69

4.2.4傳輸70

4.2.5主從連線埠對70

4.2.6周期70

4.3Avalon信號70

4.3.1信號類型的完整列表71

4.3.2信號極性74

4.3.3信號命名規則74

4.3.4Avalon信號時序說明74

4.3.5傳輸屬性75

4.4從連線埠傳輸75

4.4.1從連線埠信號詳述76

4.4.2從連線埠讀傳輸78

4.4.3從連線埠寫傳輸82

4.5主連線埠傳輸85

4.5.1 主連線埠信號86

4.5.2主連線埠基本讀傳輸87

4.5.3主連線埠基本寫傳輸88

4.5.4等待周期、建立時間和保持時間屬性89

4.5.5流水線、三態和突發屬性90

4.6流水線傳輸屬性90

4.6.1具有固定延遲的從連線埠流水線讀傳輸90

4.6.2具有可變延遲的從連線埠流水線讀傳輸92

4.6.3主連線埠流水線傳輸94

4.7流控制95

4.7.1具有流控制的從連線埠傳輸96

4.7.2具有流控制的主連線埠傳輸99

4.8三態傳輸100

4.8.1三態從連線埠傳輸101

4.8.2三態主連線埠傳輸107

4.9突發傳輸108

4.9.1限制109

4.9.2主連線埠突發傳輸109

4.9.3從連線埠突發傳輸112

4.10和傳輸無關的信號115

4.10.1中斷請求信號115

4.10.2復位控制信號116

4.11地址對齊116

4.11.1本地地址對齊117

4.11.2動態地址對齊117

第5章基於FPGA的DSP開發技術119

5.1基於 MATLAB/DSP Builder的DSP模組設計流程119

5.2正弦波發生器模組的設計121

5.2.1建立設計模型121

5.2.2Simulink模型仿真129

5.2.3使用Signal Compiler將算法轉化成硬體實現133

5.2.4使用Quartus Ⅱ 進行時序仿真135

5.2.5硬體實現與測試137

5.2.6使用嵌入式邏輯分析儀SignalTap Ⅱ進行測試140

5.3DSP Builder的層次設計147

5.4FIR濾波器設計150

5.4.1FIR濾波器原理150

5.4.216階FIR濾波器的設計151

5.4.3使用MATLAB的濾波器設計工具進行濾波器係數的計算156

第6章軟體設計流程和方法164

6.1Nios Ⅱ IDE簡介164

6.1.1工程管理器165

6.1.2編輯器和編譯器167

6.1.3調試器168

6.1.4快閃記憶體編程器169

6.2軟體開發流程170

6.2.1Nios Ⅱ 程式的構成170

6.2.2Nios Ⅱ IDE軟體開發步驟171

6.3調試/運行程式180

6.3.1調試/運行環境設定180

6.3.2調試/運行程式184

6.3.3下載程式到Flash184

6.4硬體抽象層庫187

6.4.1HAL簡介187

6.4.2HAL體系結構188

6.5使用HAL開發應用程式191

6.5.1Nios Ⅱ IDE 工程結構191

6.5.2系統描述檔案——system.h 檔案192

6.5.3數據寬度和HAL類型定義193

6.5.4UNIX風格的接口193

6.5.5檔案系統194

6.5.6使用字元型設備196

6.5.7使用檔案子系統197

6.5.8使用定時器設備197

6.5.9使用Flash設備200

6.5.10使用DMA設備205

6.5.11啟動順序和入口點210

6.6異常處理212

6.6.1異常處理概念212

6.6.2硬體如何工作213

6.6.3ISR 性能數據217

6.6.4調試ISR220

第7章Nios Ⅱ 常用外設編程221

7.1並行輸入/輸出核心221

7.1.1PIO暫存器描述221

7.1.2軟體編程223

7.2定時器 225

7.2.1定時器暫存器描述226

7.2.2軟體編程227

7.3異步串口UART229

7.3.1UART核心功能描述229

7.3.2在SOPC Builder中實例化UART231

7.3.3UART暫存器描述234

7.3.4中斷行為237

7.3.5軟體編程238

7.4Optrex 16207 LCD控制器核心240

7.4.1功能描述241

7.4.2軟體編程241

7.5通用Flash接口控制器核心242

7.5.1功能描述242

7.5.2在SOPC Builder中實例化CFI控制器核心243

7.5.3軟體編程244

7.6DMA控制器核心244

7.6.1功能描述245

7.6.2在SOPC Builder中實例化DMA核心247

7.6.3軟體編程248

第8章Nios Ⅱ系統高級開發250

8.1用戶定製指令250

8.1.1定製指令綜述251

8.1.2定製指令體系結構的類型252

8.1.3軟體接口258

8.1.4實現Nios Ⅱ定製指令260

8.2用戶定製外設266

8.2.1元件開發流程267

8.2.2硬體設計268

8.2.3軟體設計269

8.2.4驗證元件270

8.2.5設計實例：脈衝寬度調製器從外設270

8.2.6共享元件283

8.3C2H編譯器的使用284

8.3.1C2H概念285

8.3.2適合硬體加速的C代碼288

8.3.3C2H編譯器設計流程290

附錄A電子鐘C語言的源程式和頭檔案300

附錄BGXSOC/SOPC專業級創新開發實驗平台硬體介紹317

附錄CSOPC實驗327

參考文獻366