IP核心模組

ip（intellectual property）核心模組是一種預先設計好的甚至已經過驗證的具有某種確定功能的積體電路、器件或部件。供晶片設計人員裝配或集成選用。

常見的ip核心模組

常用的ip核心模組有各種不同的cpu(32/64位cisc/risc結構的cpu或8/16位微控制器/單片機，如8051等)、32/64位dsp（如320c30）、dram、sram、eeprom、flashmemory、a/d、d/a、mpeg/jpeg、usb、pci、標準接口、網路單元、編譯器、編碼/解碼器和模擬器件模組等。豐富的ip核心模組庫為快速地設計專用積體電路和單片系統以及儘快占領市場提供了基本保證。

ip核心模組的分類介紹

ip核心模組有3 種不同形式：軟ip 核(soft ip core)、固ip 核(firm ip core)和硬ip 核(hard ip core)。 　1．軟ip 核 　軟ip 核主要是基於ip 模組功能的描述。它在抽象的較高層次上對ip 的功能進行描述，並且已經過行為級設計最佳化和功能驗證。它通常以hdl 文檔的形式提交給用戶，文檔中一般包括邏輯描述、網表，以及一些可以用於測試，但不能物理實現的檔案。使用軟ip，用戶可以綜合出正確的門電路級網表，進行後續結構設計，並藉助eda 綜合工具與其他外部邏輯電路結合成一體，設計出需要的器件。雖然，軟ip 的靈活性大，可移植性好，但同硬ip 相比，因為它不含有任何具體的物理信息，所以如果後續設計不當，很可能導致設計失敗。另外，後續的布局布線工作也將花費大量的時間。 　2．硬ip 　核硬ip 核主要是基於ip 模組物理結構的描述。它提供給用戶的形式是電路物理結構掩模版圖和全套工藝檔案，是可以拿來就用的全套技術。其優點為，完成了全部的前端和後端設計，已有固定的電路布局局和具體工藝，可以確保性能，並縮短soc 的設計時間。但因為其電路布局和工藝是固定的，同時也導致了靈活性較差，難以移植到不同的加工工藝。 　3．固ip 核 　固ip 核主要是基於ip 模組結構的描述，可以理解為介於硬ip 和軟ip 之間的ip 核。固ip 一般以門電路級網表和對應具體工藝網表的混合形式提交用戶使用。以便用戶根據需要進行修改，使它適合某種可實現的工藝流程。近年來電子產品的更新換代周期不斷縮短，而系統晶片的複雜程度卻在增長，為了緩和這一矛盾，soc 設計普遍採用基於ip 模組的設計方法。因為ip模組是預先設計好的，並通過了驗證，設計者可以把注意力集中於整個系統，而不必考慮各個模組的正確性和性能，這除了能縮短soc 晶片設計的時間外，還能降低設計和製造成本，提高可靠性。ip 重用技術使晶片設計從以硬體為中心，逐漸轉向以軟體為中心，從門級的設計，轉向ip 模組和ip 接口級的設計。

ip核心模組的特點及復用面臨的問題

理論上，ip 模組的出現可以減少研發成本，降低研發時間，可適度節省成本。不過，在實際套用中，由於晶片結構的複雜性增強，也有可能導致測試成本增加，及生產成品率下降。雖然，使用基於ip 模組的設計方法可以簡化系統設計，縮短設計時間，但隨著soc 複雜性的提高和設計周期的進一步縮短，也為ip 模組的重用帶來了許多問題： 　(1) 要將ip 模組集成到soc 中，要求設計者完全理解複雜ip 模組的功能、接口和電氣特性，如微處理器、存儲器控制器、匯流排仲裁器等。 　(2) 隨著系統的複雜性的提高，要得到完全吻合的時序也越來越困難。即使每個ip 模組的布局是預先定義的，但把它們集成在一起仍會產生一些不可預見的問題，如噪聲，這些對系統的性能有很大的影響。ip 模組的標準化可以在一定程度上解決上述問題。過去，各個晶片設計公司、ip 廠商和eda 公司以自己內部的規範作為設計標準，但隨著soc 設計的中心向用戶端的轉移，ip 模組的廣泛使用，以及越來越多eda 工具的出現，這些內部標準已經無法適應soc 設計的需要。 　為了解決ip 模組的接口和通信協定問題，soc 的主要供應商開發了自己的soc 片上匯流排結構標準，如ibm 的core connect 和arm 的amba，這些匯流排結構通常與一個處理器體系結構相關聯，如powerpc 或arm。對公共通信原理、公共設計格式以及設計質量測量和保證的統一方法的需求推動了soc 標準化的發展。所以，國際上出現了多個類似vsia 這樣的soc標準化組織，vsia 於1996 年成立，目前有200 多個成員，其目標是建立統一的系統級晶片業的目標和技術標準，通過規定開放標準，方便不同ip 模組的集成。