《FPGA那些事兒：Verilog HDL建模設計》是2013年8月北京航空航天大學出版社出版的圖書，作者是楊開陵、徐巧玉、王志慧。
基本介紹
- 書名：FPGA那些事兒：Verilog HDL建模設計
- 作者：楊開陵、徐巧玉、王志慧
- ISBN：9787512412101
- 頁數：342頁
- 定價：49元
- 出版社：北京航空航天大學出版社
- 出版時間：2013年8月
- 裝幀：平裝
- 開本：16開
內容簡介,圖書目錄,
內容簡介
《FPGA那些事兒：Verilog HDL建模設計》總結了使用Verilog HDL語言進行FPGA設計的方法——建模技巧，語言風趣幽默、層析清晰，力圖使讀者建立起模組化設計的思想，簡化設計。全書共6章，第1章起到掃盲的作用；第2章介紹建模的所有基本單位、套用以及一些需要注意的問題，這是通過Verilog HDL語言來設計FPGA的基礎；第3章介紹一些典型實驗，如PS2解碼、UART串口和VGA驅動等；第4章講仿順序操作，是建模的一個重點，利用建模的優點去彌補Verilog HDL在順序性操作的不足；第5章是模組封裝，這可用於後期建模；第6章是系統建模，使建模模型有一個大體的輪廓和框架，是構建設計的“藍圖”。建模本身的重點就是簡化設計，在最大程度上把設計的內容直接地表達出來。
《FPGA那些事兒：Verilog HDL建模設計》適合Verilog HDL的初學者，電子相關專業的大學生以及所有對FPGA感興趣的電子工程師。
圖書目錄
第1章 Verilog HDL掃盲文
1.1 兩種主流HDL語言
1.2 HDL語言的層次
1.3 RTL級和組合邏輯級
1.4 Verilog HDL語言真得那么難掌握
1.5 高級語言和Verilog HDL語言的區別
1.6 什麼是Verilog HDL語言的時序
1.7 Verilog HDL的綜合語言
1.7.1 reg和wire的尷尬
1.7.2 always@（）的多樣性
1.7.3 最令人頭疼的“一”和“<一”賦值
1.7.4 要慎用的*（乘）、/（除）和%（求余）數學運算符
1.8 不要帶著偏見去學習Verilog HDL語言
1.9 單檔案主義
1.10 Verilog HDL語言結構簡介
1.11 Verilog HDL語言使用規則（方法）簡介
1.12 認識RTL級設計
1.13 過渡中，沉住氣，朋友
1.14 我眼中的FPGA和Verilog HDL
1.15 總結
第2章 建模基礎知識
2.1 順序操作和並行操作
2.1.1 實驗一：永遠的流水燈
2.1.2 實驗一說明和結論
2.2 並行操作的思維
2.2.1 實驗二：閃耀燈和流水燈
2.2.2 實驗二說明和結論
2.3 使用Verilog HDL語言不是“編程”是“建模”
2.4 初級建模的資源
2.4.1 實驗三：消抖模組之一
2.4.2 實驗三說明和結論
2.4.3 實驗四：消抖模組之二
2.4.4 實驗四說明和結論
2.5 控制模組的尷尬
2.5.1 實驗五：SOS信號之一
2.5.2 實驗五說明和結論
2.5.3 實驗六：SOS信號之二
2.5.4 實驗六說明和結論
2.6 總結
第3章 基礎建模設計實例
3.1 實驗七：數碼管電路驅動
3.1.1 實驗七設計實現
3.1.2 實驗七說明和結論
3.2 實驗八：PS2解碼
3.2.1 對PS2的簡單認識
3.2.2 對編碼鍵盤“鍵盤碼”的簡單認識
3.2.3 實驗八說明和結論
3.2.4 實驗八演示
3.2.5 實驗八演示說明和結論
3.3 實驗九：VGA驅動
3.3.1 實驗九之一：驅動概念
3.3.2 實驗九之二：向下兼容概念
3.3.3 實驗九之三：點陣概念
3.3.4 實驗九之四：圖層概念
3.3.5 實驗九之五：幀的概念
3.3.6 實驗九說明和結論
3.4 實驗十：串口模組
3.4.1 實驗十之一：串口接收模組
3.4.2 實驗十之一演示
3.4.3 實驗十之二：串口傳送模組
3.4.4 實驗十之二演示
3.4.5 實驗十說明和結論
……
第4章 仿順序操作設計實例
第5章 封裝（接口建模）設計實例
第6章 系統建模設計實例
參考文獻
