Cortex-M處理器設計指南

Cortex-M處理器設計指南

《Cortex-M處理器設計指南》是2015年機械工業出版社出版的圖書,作者是Trevor Martin。

基本介紹

  • 中文名:Cortex-M處理器設計指南
  • 作者:Trevor Martin
  • 出版社:機械工業出版社
  • ISBN:9787111492276
內容簡介,圖書目錄,

內容簡介

本書是關於ARM用於工業控制的Cortex-M系列處理器的入門級基礎教程,它包含了Cortex-M家族的重要特徵、Cortex-M處理器的架構、如何使用CoreSight調試系統、Cortex-M微控制器接口標準、Cortex-M微控制器的軟體接口標準、RTOS作業系統的開發、CMSISDSP庫、最佳化DSP代碼和Cortex-M4下實際的DSP等內容。適合作為工科院校電子信息類專業本科生和研究生的嵌入式套用開發實踐用書,是嵌入式系統工程師的入門教程。

圖書目錄

前言
第1章 Cortex-M處理器家族簡介
1.1 Cortex系列概述
1.2 Cortex-M3
1.3 先進的架構特性
1.4 Cortex-M0
1.5 Cortex-M0+
1.6 Cortex-M4
1.7 DSP指令
第2章 為Cortex-M處理器家族開發軟體
2.1 引言
2.2 Keil微控制器開發套件
2.3 教程練習
2.4 安裝
2.5 練習:建立第一個程式
2.6 Blinky項目
2.6.1 暫存器視窗
2.6.2 反彙編視窗
2.7 項目配置
2.8 硬體調試
第3章 Cortex-M架構
3.1 引言
3.2 Cortex-M指令集
3.3 編程器的模型與CPU暫存器
3.4 程式狀態暫存器
3.5 Q位和飽和運算指令
3.6 中斷和多周期指令
3.7 條件執行——IF THEN塊
3.8 練習:飽和運算和條件執行
3.9 Cortex-M記憶體映射和匯流排
3.10 寫緩衝器
3.11 記憶體屏障指令
3.12 系統控制模組
3.13 位操作
3.14 練習:位段
3.15 專用位操作指令
3.16 系統時鐘定時器
3.17 嵌套向量中斷控制器
3.18 操作模式
3.19 中斷處理之輸入
3.20 中斷處理之退出
3.21 中斷處理之退出(重要)
3.22 練習:系統時鐘中斷
3.23 Cortex-M處理器異常
3.23.1 使用故障
3.23.2 匯流排故障
3.23.3 存儲管理器故障
3.23.4 硬故障
3.23.5 啟用故障異常
3.24 優先權和搶占
3.25 組與子組
3.26 運行時間優先權控制
3.27 異常模式
3.27.1 NVIC尾鏈
3.27.2 NVIC遲到
3.27.3 NVIC POP搶占
3.28 練習:多中斷工作
3.29 引導載入程式支持
3.30 練習:引導載入程式
3.31 功率管理
3.31.1 進入低功耗模式
3.31.2 配置低功耗模式
3.31.3 練習:低功耗模式
3.32 Cortex-M3
3.33 Cortex-M4
3.34 Cortex-M0
3.35 Cortex-M0+
第4章 Cortex微控制器軟體接口標準
4.1 引言
4.2 CMSIS規範
4.3 CMSIS核心
4.4 CMSIS RTOS
4.5 CMSIS DSP
4.6 CMSIS SVD和DAP
4.7 CMSIS基礎
4.8 編碼規則
4.9 MISRA C
4.10 CMSIS核心結構
4.11 啟動代碼
4.12 系統代碼
4.13 設備頭檔案
4.14 CMSIS核心頭檔案
4.15 中斷與異常
4.16 練習:CMSIS和用戶代碼對比
4.17 CMSIS核心暫存器訪問
4.18 CMSIS核心CPU內在指令
4.19 練習:內部位操作
4.20 CMSIS SIMD內部指令
4.21 CMSIS核心調試函式
4.22 練習:簡單ITM
第5章 先進的架構特性
5.1 引言
5.2 Cortex處理器操作模式
5.3 練習:堆疊配置
5.4 系統服務調用
5.5 練習:SVC
5.6 Pend_SVC異常
5.7 例子:Pend_SVC
5.8 處理器之間的事件
5.9 獨占訪問
5.10 練習:獨占訪問
5.11 存儲保護單元
5.12 配置MPU
5.13 練習:MPU配置
5.14 MPU子區間
5.15 MPU的局限性
5.16 AHB Lite匯流排接口
第6章 使用CMSIS RTOS進行開發
6.1 引言
6.2 入門
6.3 創建一個項目
6.4 使用CMSIS RTOS的第一步
6.5 執行緒
6.6 從RTOS開始
6.7 練習:第一個CMSIS RTOS項目
6.8 創建執行緒
6.9 練習:創建和管理執行緒
6.10 執行緒管理和優先權
6.11 練習:創建和管理執行緒Ⅱ
6.12 多個實例
6.13 練習:多個執行緒實例
6.14 構建代碼並啟動調試器
6.15 時間管理
6.16 時間延遲
6.17 等待事件
6.18 練習:時間管理
6.19 虛擬定時器
6.20 練習:虛擬定時器
6.21 空閒的守護進程
6.22 練習:空閒的執行緒
6.23 執行緒間的通信
6.24 練習:信號
6.25 練習:中斷信號
6.26 練習:CMSIS RTX和SVC異常
6.27 練習:信號量發信號
6.27.1 使用信號量
6.27.2 發信號
6.27.3 多路復用
6.27.4 練習:多路復用
6.27.5 會合
6.28 練習:會合
6.29 練習:信號量隔離
6.29.1 信號量注意事項
6.29.2 互斥
6.29.3 練習:互斥
6.29.4 互斥注意事項
6.29.5 數據交換
6.30 訊息佇列
6.31 練習:訊息佇列
6.32 記憶體池
6.33 信箱佇列
6.34 練習:信箱
6.34.1 配置
6.34.2 執行緒定義
6.34.3 系統定時器配置
6.34.4 時間片配置
6.34.5 調度選項
6.34.6 優先權反轉
6.34.7 練習:優先權反轉
第7章 基於Cortex-M4的實用DSP
7.1 引言
7.2 Cortex-M4硬體浮點單元
7.3 FPU整體
7.4 FPU暫存器
7.5 啟用FPU
7.6 異常與FPU
7.7 使用FPU
7.8 練習:浮點單元
7.9 Cortex-M4 DSP和SIMD指令
7.10 練習:SIMD指令
7.11 練習:最佳化DSP算法
7.12 CMSIS DSP庫
7.13 CMSIS DSP庫函式
7.14 練習:使用DSP庫
7.15 DSP數據處理技術
7.16 練習:使用塊處理的FIR濾波器
7.17 具有Q數的定點DSP
7.18 練習:定點FFT
7.19 實時處理設計
7.20 緩衝技術:雙緩衝器或環形緩衝器
7.21 緩衝技術:FIFO訊息佇列
7.22 平衡載入
7.23 練習:RTX ⅡR
7.24 負責載入和直接存儲訪問的控制器
第8章 使用CoreSight進行調試
8.1 引言
8.2 CoreSight硬體
8.3 調試器硬體
8.4 CoreSight調試架構
8.5 練習:CoreSight調試
8.6 硬體配置
8.7 軟體配置
8.8 調試局限性
8.9 指令追蹤
8.10 練習:建立ITM
8.11 使用RTX RTOS的ITM進行軟體測試
8.12 錯誤任務
8.13 軟體測試任務
8.14 練習:使用ITM進行軟體測試
8.15 使用ETM進行指令追蹤
8.16 練習:使用ETM追蹤
8.17 系統控制模組的調試支持
8.18 故障追蹤
8.19 練習:處理器故障異常
8.20 CMSIS SVD
8.21 練習:CMSIS SVD
8.22 CMSIS DAP
8.23 Cortex-M0+ MTB
8.24 練習:MTB
8.25 調試特性總結
附錄
書籍

相關詞條

熱門詞條

聯絡我們