Altera IP核是面向Altera可程式邏輯門陣列（FPGA）晶片最佳化的、實現電子設計中常用功能的封裝模組。本書以Altera公司的Arria、HardCopy、Cyclone和Stratix系列FPGA晶片為基礎，詳細介紹各類IP核的特點、接口信號以及功能描述，並對部分IP核的信號時序進行分析。全書共分9章，首先介紹在Quartus II軟體中生成和使用Altera IP核方法，然後按照IP核的功能分類詳細介紹用於數學運算、數據存儲、數位訊號處理（DSP）、通信和網路、圖像處理、輸入/輸出、通信接口以及FPGA調試驗證的Altera IP核。
基本介紹
- 書名：Altera系列FPGA晶片IP核詳解
- 類型：計算機與網際網路
- 出版日期：2014年1月1日
- 語種：簡體中文, 英語
- 品牌：電子工業出版社
- 作者：劉東華
- 出版社：電子工業出版社
- 頁數：623頁
- 開本：16
基本介紹,內容簡介,作者簡介,圖書目錄,
基本介紹
內容簡介
本書詳細講述了Altera FPGA的IP核，使讀者更加深入地理解FPGA的開發和套用
作者簡介
劉東華，男，內蒙古人，博士，副教授，2002年畢業於國防科技大學，獲信息與通信工程專業博士學位，2004年入中國科學院計算技術研究所計算機科學與技術博士後流動站，2006年出站。曾參與完成科研項目十餘項，發表相關學術論文二十餘篇，主講本科生課程《資訊理論與編碼》、研究生課程《糾錯編碼》和博士生選修課《高級編碼技術研討》，主要研究方向為資訊理論與信道編碼。
圖書目錄
第1章 Altera IP核的生成和使用
1.1 概述
1.2 MegaWizard外掛程式管理器
1.3 SOPC構造器
1.4 基於Quartus Ⅱ軟體的IP核操作
1.4.1 創建工程
1.4.2 定製和向Quartus Ⅱ工程中添加IP核
1.4.3 IP核的引用
第2章 數學運算IP核
2.1 LPM類整數運算IP核
2.1.1 LPM_ADD_SUB
2.1.2 LPM_COMPARE
2.1.3 LPM_COUNTER
2.1.4 LPM_DIVIDE
2.1.5 LPM_MULT
2.1.6 LPM_ABS
2.2 ALT類整數運算IP核
2.2.1 ALTACCUMULATE
2.2.2 ALTECC
2.2.3 ALTERA_MULT_ADD
2.2.4 ALTMEMMULT
2.2.5 ALTMULT_COMPLEX
2.2.6 ALTSQRT
2.2.7 PARALLEL_ADD
2.3 浮點數運算IP核
2.3.1 概述
2.3.2 ALTFP_ADD_SUB
2.3.3 ALTFP_DIV
2.3.4 ALTFP_MULT
2.3.5 ALTFP_SQRT
2.3.6 ALTFP_EXP
2.3.7 ALTFP_INV
2.3.8 ALTFP_INV_SQRT
2.3.9 ALTFP_LOG
2.3.10 ALTFP_ABS
2.3.11 ALTFP_COMPARE
2.3.12 ALTFP_CONVERT
2.3.13 ALTFP_MATRIX_INV
2.3.14 ALTFP_MATRIX_MULT
2.4 邏輯運算IP核
2.4.1 與、或、非和異或
2.4.2 LPM_CONSTANT
2.4.3 LPM_BUSTRI
2.4.4 LPM_MUX
2.4.5 LPM_ DECODE
2.4.6 LPM_CLSHIFT
第3章 存儲器IP核
3.1 LPM類存儲器IP核
3.1.1 LPM_SHIFTREG
3.1.2 LPM_FF
3.1.3 LPM_LATCH
3.2 ROM和RAM IP核
3.2.1 ROM和RAM
3.2.2 RAM初始化器
3.2.3 基於RAM的移位暫存器
3.3 FIFO
3.3.1 FIFO
3.3.2 FIFO分割器
3.4 Flash存儲器IP核
第4章 數位訊號處理IP核
4.1 FIR編譯器
4.2 CIC
4.3 NCO
4.4 FFT
第5章 數字通信IP核
5.1 RS碼編譯器
5.2 Viterbi編譯器
5.3 CRC編譯器
5.48B/10B編解碼器
5.5 POS—PHY Level 4
第6章 視頻和圖像處理IP核
6.1 接口
6.2 濾波器
6.2.12D FIR濾波器
6.2.22D中值濾波器
6.3 混合器
6.4 Avalon—ST視頻監視器
6.5 色度重採樣器
6.6 裁剪器
6.7 時鐘驅動的視頻輸入和輸出
6.7.1 時鐘驅動的視頻輸入
6.7.2 時鐘驅動的視頻輸出
6.8 顏色面板序列器
6.9 顏色空間轉換器
6.10 控制同步器
6.11 幀讀取器
6.12 幀快取器
6.13 校正器
6.14 隔行掃描器
6.15 去隔行掃描器
6.15.1 去隔行掃描器
6.15.2 去隔行掃描器Ⅱ
6.16 縮放器
6.16.1 縮放器
6.16.2 縮放器Ⅱ
6.17 切換器
6.18 測試模板生成器
6.19 跟蹤系統
第7章 輸入/輸出IP核
7.1 時鐘控制塊IP核
7.2 鎖相環（PLL）IP核
7.3 LVDS收發器IP核
7.4 雙數據速率I/O IP核
7.5 ALTDLL和ALTDQ_DQS IP核
7.6 I/O快取IP核
第8章 接口IP核
8.1 ASI
8.210/100/1000 Mbps乙太網IP核
8.3 DDR和DDR2 SDRAM控制器
8.4 DDR和DDR2 SDRAM HPC和ALTMEMPHY IP核
8.5 PCI編譯器
8.6 PCI Express編譯器
8.7 RapidIO IP核
8.8 SDI IP核
第9章 FPGA調試IP核
9.1 SignalTap Ⅱ邏輯分析儀
9.2 系統內的源和探測器（ISSP）
9.3 虛擬JTAG
9.4 串列Flash載入器
9.5 並行Flash載入器
參考文獻
1.1 概述
1.2 MegaWizard外掛程式管理器
1.3 SOPC構造器
1.4 基於Quartus Ⅱ軟體的IP核操作
1.4.1 創建工程
1.4.2 定製和向Quartus Ⅱ工程中添加IP核
1.4.3 IP核的引用
第2章 數學運算IP核
2.1 LPM類整數運算IP核
2.1.1 LPM_ADD_SUB
2.1.2 LPM_COMPARE
2.1.3 LPM_COUNTER
2.1.4 LPM_DIVIDE
2.1.5 LPM_MULT
2.1.6 LPM_ABS
2.2 ALT類整數運算IP核
2.2.1 ALTACCUMULATE
2.2.2 ALTECC
2.2.3 ALTERA_MULT_ADD
2.2.4 ALTMEMMULT
2.2.5 ALTMULT_COMPLEX
2.2.6 ALTSQRT
2.2.7 PARALLEL_ADD
2.3 浮點數運算IP核
2.3.1 概述
2.3.2 ALTFP_ADD_SUB
2.3.3 ALTFP_DIV
2.3.4 ALTFP_MULT
2.3.5 ALTFP_SQRT
2.3.6 ALTFP_EXP
2.3.7 ALTFP_INV
2.3.8 ALTFP_INV_SQRT
2.3.9 ALTFP_LOG
2.3.10 ALTFP_ABS
2.3.11 ALTFP_COMPARE
2.3.12 ALTFP_CONVERT
2.3.13 ALTFP_MATRIX_INV
2.3.14 ALTFP_MATRIX_MULT
2.4 邏輯運算IP核
2.4.1 與、或、非和異或
2.4.2 LPM_CONSTANT
2.4.3 LPM_BUSTRI
2.4.4 LPM_MUX
2.4.5 LPM_ DECODE
2.4.6 LPM_CLSHIFT
第3章 存儲器IP核
3.1 LPM類存儲器IP核
3.1.1 LPM_SHIFTREG
3.1.2 LPM_FF
3.1.3 LPM_LATCH
3.2 ROM和RAM IP核
3.2.1 ROM和RAM
3.2.2 RAM初始化器
3.2.3 基於RAM的移位暫存器
3.3 FIFO
3.3.1 FIFO
3.3.2 FIFO分割器
3.4 Flash存儲器IP核
第4章 數位訊號處理IP核
4.1 FIR編譯器
4.2 CIC
4.3 NCO
4.4 FFT
第5章 數字通信IP核
5.1 RS碼編譯器
5.2 Viterbi編譯器
5.3 CRC編譯器
5.48B/10B編解碼器
5.5 POS—PHY Level 4
第6章 視頻和圖像處理IP核
6.1 接口
6.2 濾波器
6.2.12D FIR濾波器
6.2.22D中值濾波器
6.3 混合器
6.4 Avalon—ST視頻監視器
6.5 色度重採樣器
6.6 裁剪器
6.7 時鐘驅動的視頻輸入和輸出
6.7.1 時鐘驅動的視頻輸入
6.7.2 時鐘驅動的視頻輸出
6.8 顏色面板序列器
6.9 顏色空間轉換器
6.10 控制同步器
6.11 幀讀取器
6.12 幀快取器
6.13 校正器
6.14 隔行掃描器
6.15 去隔行掃描器
6.15.1 去隔行掃描器
6.15.2 去隔行掃描器Ⅱ
6.16 縮放器
6.16.1 縮放器
6.16.2 縮放器Ⅱ
6.17 切換器
6.18 測試模板生成器
6.19 跟蹤系統
第7章 輸入/輸出IP核
7.1 時鐘控制塊IP核
7.2 鎖相環（PLL）IP核
7.3 LVDS收發器IP核
7.4 雙數據速率I/O IP核
7.5 ALTDLL和ALTDQ_DQS IP核
7.6 I/O快取IP核
第8章 接口IP核
8.1 ASI
8.210/100/1000 Mbps乙太網IP核
8.3 DDR和DDR2 SDRAM控制器
8.4 DDR和DDR2 SDRAM HPC和ALTMEMPHY IP核
8.5 PCI編譯器
8.6 PCI Express編譯器
8.7 RapidIO IP核
8.8 SDI IP核
第9章 FPGA調試IP核
9.1 SignalTap Ⅱ邏輯分析儀
9.2 系統內的源和探測器（ISSP）
9.3 虛擬JTAG
9.4 串列Flash載入器
9.5 並行Flash載入器
參考文獻
