基本介紹
- 書名：Altera FPGA系統設計實用教程（第2版）
- 作者：李莉、張磊、董秀則、李雪梅
Altera FPGA系統設計實用教程（第2版）
作者：李莉、張磊、董秀則、李雪梅
定價：49元
印次：2-1
ISBN：9787302473121
出版日期：2017.08.01
印刷日期：2017.06.20
印次：2-1
ISBN：9787302473121
出版日期：2017.08.01
印刷日期：2017.06.20
本書從基礎到套用，系統介紹了Altera FPGA的開發套用知識。基礎部分包括FPGA開發流程、硬體描述語言VHDL和Verilog、Quartus Prime開發環境、基本電路的FPGA設計、基於IP核的設計等內容； 套用部分包括人機互動接口設計、數位訊號處理電路設計、密碼算法設計、嵌入式Nios設計等內容。
目錄
第1章FPGA開發簡介
1.1可程式邏輯器件概述
1.2FPGA晶片
1.2.1FPGA框架結構
1.2.2Altera公司的FPGA
1.3FPGA開發工具
1.4基於FPGA的開發流程
1.4.1FPGA設計方法概論
1.4.2典型FPGA開發流程
1.4.3FPGA的配置
1.4.4基於FPGA的SoC設計方法
第2章硬體描述語言
2.1VHDL硬體描述語言
2.1.1程式基本結構
2.1.2VHDL程式語法規則
2.1.3並行語句
2.1.4順序語句
2.1.5子程式及子程式調用語句
2.2Verilog硬體描述語言
2.2.1VerilogHDL程式基本結構
2.2.2VerilogHDL數據類型
2.2.3VerilogHDL運算符
2.2.4VerilogHDL描述語句
2.2.5語句的順序執行與並行執行
2.2.6VerilogHDL元件例化
第3章QuartusPrime設計開發環境
3.1QuartusPrime概述
3.2QuartusPrime設計流程
3.2.1設計輸入
3.2.2設計處理
3.2.3波形仿真
3.2.4器件編程
3.3嵌入式邏輯分析儀使用
第4章基本電路的HDL設計
4.1基本電路的VHDL設計
4.1.1優先編碼器
4.1.2數據選擇器
4.1.3組合邏輯電路與並行語句、進程語句的關係
4.1.4運算電路
4.1.5時鐘信號
4.1.6鎖存器和觸發器
4.1.7同步、異步信號描述
4.1.8同步電路設計原則
4.1.9計數器
4.1.10分頻電路
4.1.11暫存器
4.1.12狀態機
4.1.13動態掃描電路
4.2基本電路的Verilog設計
4.2.1優先編碼器
4.2.2解碼器
4.2.3數據選擇器
4.2.4運算電路設計
4.2.5時鐘信號
4.2.6觸發器
4.2.7同步、異步控制信號
4.2.8計數器
4.2.9分頻器
4.2.10暫存器
4.2.11串並轉換電路
4.2.12有限狀態機
4.2.13動態掃描電路
第5章基於IP的設計
5.1IP核
5.2觸發器IP核的VHDL設計套用
5.3存儲器IP核的VHDL設計套用
5.4鎖相環IP核的VHDL設計套用
5.5運算電路IP核的VHDL設計套用
第6章人機互動接口設計
6.1鍵盤掃描電路的VHDL設計
6.1.1設計原理
6.1.2設計實現
6.1.3綜合仿真
6.2液晶驅動電路的VHDL設計
6.2.1設計原理
6.2.2設計實現
6.2.3綜合仿真
第7章數位訊號處理
7.1差錯控制電路的VHDL設計(CRC校驗電路)
7.1.1設計原理
7.1.2校驗電路的VHDL實現
7.1.3綜合仿真
7.2濾波電路的VHDL設計
7.2.1設計原理
7.2.2FIR濾波電路的設計實現
7.2.3綜合仿真
7.3HDB3基帶信號編解碼電路的VHDL設計
7.3.1設計原理
7.3.2設計實現
7.3.3綜合仿真
第8章密碼算法設計
8.1分組密碼算法的VHDL設計（SM4）
8.1.1SM4算法原理
8.1.2設計實現
8.1.3仿真驗證
8.2流密碼算法的VHDL設計(ZUC)
8.2.1ZUC算法原理
8.2.2設計實現
8.2.3仿真驗證
8.3HASH算法的VHDL設計(SM3)
8.3.1SM3算法原理
8.3.2設計實現
8.3.3仿真驗證
第9章基於NiosⅡ的SOPC系統開發
9.1簡介
9.1.1SOPC技術
9.1.2NiosⅡ嵌入式處理器
9.1.3Qsys開發工具
9.2SOPC硬體開發
9.2.1啟動Qsys
9.2.2添加NiosⅡ及外設IP模組
9.2.3集成NiosⅡ系統至QuartusPrime
9.3SOPC軟體系統開發
9.3.1創建NiosⅡ工程
9.3.2設定工程的系統屬性
9.3.3程式編寫及編譯
9.3.4代碼調試及運行
附錄DES算法的S盒
參考文獻
