《Altera FPGA系統設計實用教程》是2014年清華大學出版社出版的圖書，作者是李莉、張磊、董秀則。
基本介紹
- 書名：Altera FPGA系統設計實用教程
- 作者：李莉、張磊、董秀則
- ISBN：9787302341048
- 定價：39元
- 出版社：清華大學出版社
- 裝幀：平裝
圖書簡介,目錄,
圖書簡介
全書語言簡明易懂，向讀者提供不同領域的FPGA套用實例以及完整的設計源程式。
目錄
封面
扉頁
著作權頁
前言
目錄
第1章 FPGA開發概要
1.1 可程式邏輯器件簡介
1.2 FPGA晶片
1.2.1 FPGA框架結構
1.2.2 Altera公司的FPGA
1.3 FPGA開發工具
1.4 基於FPGA的開發流程
1.4.1 典型FPGA開發流程
1.4.2 FPGA的配置
1.4.3 基於FPGA的SoC設計方法
第2章 硬體描述語言
2.1 VHDL硬體描述語言
2.1.1 程式基本結構
2.1.2 VHDL程式語法規則
2.1.3 並行語句
2.1.4 順序語句
2.1.5 子程式及子程式調用語句
2.2 Verilog硬體描述語言
2.2.1 Verilog HDL程式基本結構
2.2.2 Verilog HDL數據類型
2.2.3 Verilog HDL運算符
2.2.4 Verilog HDL描述語句
2.2.5 語句的順序執行與並行執行
2.2.6 Verilog HDL元件例化
第3章 Quartus Ⅱ設計開發環境
3.1 Quartus Ⅱ概述
3.2 Quartus Ⅱ設計流程
3.2.1 設計輸入
3.2.2 設計處理
3.2.3 波形仿真
3.2.4 器件編程
3.3 嵌入式邏輯分析儀使用
第4章 基本電路的VHDL設計
4.1 基本電路的VHDL設計
4.1.1 優先編碼器
4.1.2 數據選擇器
4.1.3 組合邏輯電路與並行語句、進程語句的關係
4.1.4 運算電路
4.1.5 時鐘信號
4.1.6 鎖存器和觸發器
4.1.7 同步、異步信號的描述
4.1.8 同步電路的設計原則
4.1.9 計數器
4.1.10 分頻電路
4.1.11 暫存器
4.1.12 狀態機
4.1.13 動態掃描電路
4.2 基本電路的Verilog設計
4.2.1 優先編碼器
4.2.2 解碼器
4.2.3 數據選擇器
4.2.4 運算電路的設計
4.2.5 時鐘信號
4.2.6 觸發器
4.2.7 同步、異步控制信號
4.2.8 計數器
4.2.9 分頻器
4.2.10 暫存器
4.2.11 串並轉換電路
4.2.12 有限狀態機
4.2.13 動態掃描電路
第5章 基於IP的設計
5.1 IP核
5.2 觸發器IP核的VHDL設計套用
5.3 存儲器IP核的VHDL設計套用
5.4 鎖相環IP核的VHDL設計套用
5.5 運算電路IP核的VHDL設計套用
第6章 人機互動接口設計
6.1 鍵盤掃描電路的VHDL設計
6.1.1 設計原理
6.1.2 設計實現
6.1.3 綜合仿真
6.2 液晶驅動電路的VHDL設計
6.2.1 設計原理
6.2.2 設計實現
6.2.3 綜合仿真
第7章 數位訊號處理
7.1 差錯控制電路的VHDL設計(CRC校驗電路)
7.1.1 設計原理
7.1.2 校驗電路的VHDL實現
7.1.3 綜合仿真
7.2 濾波電路的VHDL設計
7.2.1 設計原理
7.2.2 FIR濾波電路的設計實現
7.2.3 綜合仿真
7.3 HDB3基帶信號編解碼電路的VHDL設計
7.3.1 設計原理
7.3.2 設計實現
7.3.3 綜合仿真
第8章 密碼算法設計
8.1 分組密碼算法的VHDL設計（SM4）
8.1.1 SM4算法原理
8.1.2 設計實現
8.1.3 仿真驗證
8.2 流密碼算法的VHDL設計(ZUC)
8.2.1 ZUC算法原理
8.2.2 設計實現
8.2.3 仿真驗證
8.3 HASH算法的VHDL設計(SM3)
8.3.1 SM3算法原理
8.3.2 設計實現
8.3.3 仿真驗證
第9章 基於Nios Ⅱ的SOPC系統開發
9.1 SOPC技術簡介
9.1.1 Nios Ⅱ嵌入式處理器
9.1.2 SOPC Builder開發工具
9.1.3 SOPC開發流程
9.2 SOPC硬體開發
9.2.1 啟動SOPC Builder
9.2.2 添加CPU及外設IP模組
9.2.3 自定義CPU指令邏輯
9.2.4 自定義外設IP的設計與添加
9.2.5 集成Nios Ⅱ系統至Quartus Ⅱ
9.3 SOPC軟體系統開發
9.3.1 創建Nios Ⅱ工程
9.3.2 設定工程的系統屬性
9.3.3 程式編寫及編譯
9.3.4 代碼調試及運行
附錄 DES算法的S盒
參考文獻
封底
扉頁
著作權頁
前言
目錄
第1章 FPGA開發概要
1.1 可程式邏輯器件簡介
1.2 FPGA晶片
1.2.1 FPGA框架結構
1.2.2 Altera公司的FPGA
1.3 FPGA開發工具
1.4 基於FPGA的開發流程
1.4.1 典型FPGA開發流程
1.4.2 FPGA的配置
1.4.3 基於FPGA的SoC設計方法
第2章 硬體描述語言
2.1 VHDL硬體描述語言
2.1.1 程式基本結構
2.1.2 VHDL程式語法規則
2.1.3 並行語句
2.1.4 順序語句
2.1.5 子程式及子程式調用語句
2.2 Verilog硬體描述語言
2.2.1 Verilog HDL程式基本結構
2.2.2 Verilog HDL數據類型
2.2.3 Verilog HDL運算符
2.2.4 Verilog HDL描述語句
2.2.5 語句的順序執行與並行執行
2.2.6 Verilog HDL元件例化
第3章 Quartus Ⅱ設計開發環境
3.1 Quartus Ⅱ概述
3.2 Quartus Ⅱ設計流程
3.2.1 設計輸入
3.2.2 設計處理
3.2.3 波形仿真
3.2.4 器件編程
3.3 嵌入式邏輯分析儀使用
第4章 基本電路的VHDL設計
4.1 基本電路的VHDL設計
4.1.1 優先編碼器
4.1.2 數據選擇器
4.1.3 組合邏輯電路與並行語句、進程語句的關係
4.1.4 運算電路
4.1.5 時鐘信號
4.1.6 鎖存器和觸發器
4.1.7 同步、異步信號的描述
4.1.8 同步電路的設計原則
4.1.9 計數器
4.1.10 分頻電路
4.1.11 暫存器
4.1.12 狀態機
4.1.13 動態掃描電路
4.2 基本電路的Verilog設計
4.2.1 優先編碼器
4.2.2 解碼器
4.2.3 數據選擇器
4.2.4 運算電路的設計
4.2.5 時鐘信號
4.2.6 觸發器
4.2.7 同步、異步控制信號
4.2.8 計數器
4.2.9 分頻器
4.2.10 暫存器
4.2.11 串並轉換電路
4.2.12 有限狀態機
4.2.13 動態掃描電路
第5章 基於IP的設計
5.1 IP核
5.2 觸發器IP核的VHDL設計套用
5.3 存儲器IP核的VHDL設計套用
5.4 鎖相環IP核的VHDL設計套用
5.5 運算電路IP核的VHDL設計套用
第6章 人機互動接口設計
6.1 鍵盤掃描電路的VHDL設計
6.1.1 設計原理
6.1.2 設計實現
6.1.3 綜合仿真
6.2 液晶驅動電路的VHDL設計
6.2.1 設計原理
6.2.2 設計實現
6.2.3 綜合仿真
第7章 數位訊號處理
7.1 差錯控制電路的VHDL設計(CRC校驗電路)
7.1.1 設計原理
7.1.2 校驗電路的VHDL實現
7.1.3 綜合仿真
7.2 濾波電路的VHDL設計
7.2.1 設計原理
7.2.2 FIR濾波電路的設計實現
7.2.3 綜合仿真
7.3 HDB3基帶信號編解碼電路的VHDL設計
7.3.1 設計原理
7.3.2 設計實現
7.3.3 綜合仿真
第8章 密碼算法設計
8.1 分組密碼算法的VHDL設計（SM4）
8.1.1 SM4算法原理
8.1.2 設計實現
8.1.3 仿真驗證
8.2 流密碼算法的VHDL設計(ZUC)
8.2.1 ZUC算法原理
8.2.2 設計實現
8.2.3 仿真驗證
8.3 HASH算法的VHDL設計(SM3)
8.3.1 SM3算法原理
8.3.2 設計實現
8.3.3 仿真驗證
第9章 基於Nios Ⅱ的SOPC系統開發
9.1 SOPC技術簡介
9.1.1 Nios Ⅱ嵌入式處理器
9.1.2 SOPC Builder開發工具
9.1.3 SOPC開發流程
9.2 SOPC硬體開發
9.2.1 啟動SOPC Builder
9.2.2 添加CPU及外設IP模組
9.2.3 自定義CPU指令邏輯
9.2.4 自定義外設IP的設計與添加
9.2.5 集成Nios Ⅱ系統至Quartus Ⅱ
9.3 SOPC軟體系統開發
9.3.1 創建Nios Ⅱ工程
9.3.2 設定工程的系統屬性
9.3.3 程式編寫及編譯
9.3.4 代碼調試及運行
附錄 DES算法的S盒
參考文獻
封底
