AD9524提供低功耗、多路輸出時鐘分配功能，具有低抖動性能，還配有片內集成鎖相環(PLL)和電壓控制振盪器(VCO)。
描述,特性,套用,
描述
片內VCO的調諧頻率範圍為3.6 GHz至4.0 GHz。
AD9524旨在滿足長期演進(LTE)和多載波GSM基站設計的時鐘要求。它依靠外部VCXO清除參考抖動，以滿足嚴格的低相位噪聲要求，從而獲得可接受的數據轉換器信噪比(SNR)性能。
特性
輸出頻率：<1 MHz至1 GHz
啟動頻率精度：<±100 ppm（由VCXO參考精度決定）
零延遲操作
輸入至輸出邊沿時序：<±150 ps
6路輸出：可配置為LVPECL、LVDS、HSTL和LVCMOS
6個具有零抖動可調延遲的專用輸出分頻器
可調延遲：63個解析度步進，步長等於VCO輸出分頻器的?周期
輸出間偏斜：<±50 ps
針對奇數分頻器設定提供占空比校正
上電時所有輸出自動同步
非易失性EEPROM存儲配置設定
套用
LTE 和多載波GSM基站
無線和寬頻基礎設施
醫療儀器
為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
低抖動、低相位噪聲時鐘分配
SONET、10Ge、10G FC和其它10 Gbps協定的時鐘產生和轉換
前向糾錯(G.710)
高性能無線收發器
