高速數據處理系統:簡介,處理器,系統設計,系統數字前端設計,系統存儲模組設計,存儲

高速數據處理系統

高速數據處理系統是一種基於計算機技術、電子技術實現海量高速數據的採集、壓縮、存儲和傳輸的系統。系統設計時所需要關注的關鍵技術包括模擬前端的高速數模混合設計、ADC 前端輸入配置方式選擇、ADC 採樣時鐘設計、信號完整性分析。

基本介紹

中文名：高速數據處理系統
外文名：high-speed data processing system
數字前端設計：ADC晶片選擇、時鐘、ADC前端設計
新技術展望：圖形處理器、高速數模轉換
所屬學科：信息科學
關鍵技術：信號完整性、採樣時鐘設計等

簡介,處理器,系統設計,系統數字前端設計,系統存儲模組設計,存儲方案設計,系統數據處理模組設計,系統設計時的關鍵技術,模擬前端的高速數模混合設計,ADC 前端輸入配置方式選擇,ADC採樣時鐘設計,信號完整性分析,新技術展望,圖形處理器在通用計算領域的套用,固態非易失性存儲技術新進展,高速模數轉換器技術新進展,

簡介

當今電子系統正向高速化和小型化方向飛速發展。如何在縮小電子系統體積的同時,提高系統的速度成為擺在設計者面前的一個重要課題。隨著現代科學技術的發展和計算機技術的普及,運用高速數據處理的場合越來越多。例如,高速數位訊號處理系統、高速圖象信息轉換、語音實時處理系統等。

處理器

信號處理系統中負責數據處理的核心器件就是處理器。從Intel公司發明第一款真正的通用CPU以來，各種各樣的數據處理器應運而生，主要的處理器類型有：

CPU，如Intel公司的Pentium處理器，Motorola公司的Power PC，IBM公司的Cell等；

單片機，如嵌入式領域廣泛套用的51系列，PIC系列，以及ARM系列等；

通用DSP，分為定點DSP，如TMS320C6000，ADSP218X等；

浮點DSP，如TMS320C67XX等；並行浮點DSP，如ADI公司的Tiger SHARC系列等；

FPGA，CPLD，主要廠商有Xilinx，Altera等；

ASIC；

專用DSP，如專用的FFT，FIR計算晶片等。

上述處理器中，CPU一般用於計算機，嵌入式設備中，作為核心處理器，負責控制及運算；單片機具有高可靠性，低成本的優勢，主要用於控制領域；通用DSP則在通信，語音，圖像等領域具有很廣的套用；FPGA和CPLD套用非常廣泛，從開始的控制領域，到現在逐漸滲透到DSP的高端運算領域，甚至在某些套用中逐漸取代DSP；ASIC則主要套用於各種量產產品中；專用DSP具有低成本的優勢，主要用於語音編解碼等對成本敏感的專用運算領域。

系統設計

系統數字前端設計

數字前端的設計主要包括ADC晶片選擇，時鐘設計，ADC的前端設計等。

系統存儲模組設計

對於存儲介質的選擇，採用Flash Memory，考慮到大容量使用，採用NAND型。目前市場上量產的Flash單片容量可以達到8GB，系統要求存儲容量不小於70GB，如果採用此種晶片，可以輕鬆滿足容量要求。至於讀寫時間，市場上的Flash差別並不大。實際設計中採用Samsung公司的NAND型Flash晶片K9WAG08U1A。

存儲方案設計

考慮到Flash的IO速度可以達到40MHz，我們可以想辦法充分利用該特性，增加讀寫頻寬，在此我們利用了桌球工作思想。將Flash分為四組並聯，首先，對第一組進行IO操作，在該組編程的時間裡，去對第二組進行IO操作，如此往復，這樣就充分利用了Flash的寫等待時間，利用了IO的頻寬，四組並聯理論上就可以達到40MHz的IO工作頻率。組織拓撲結構如圖1所示，四組Flash共享數據地址匯流排，控制線分開，分時操作，分時占用匯流排，這樣就可以充分利用匯流排頻寬。

圖1

系統數據處理模組設計

本系統具有多通道，高速的數據採集前端，要求作為控制器的FPGA必須具有足夠的IO頻寬及數目，同時為了滿足後端海量數據的實時處理，對其DSP處理能力及記憶體大小也有很高的要求，因此，我們必須考慮使用高端的FPGA產品。

在選取DSP時，要考慮DSP的運算能力，還要考慮其內部存儲空間大小、外部存儲空間的擴展能力、與外部的數據通訊能力以及系統設計的複雜度、編程難度等。在實時雷達成像信號處理系統中，運算量大、數據吞吐量大的特點，同樣要求我們必須選用高端的DSP產品。目前，能提供高端通用DSP產品的公司只有ADI和TI公司。

系統設計時的關鍵技術

模擬前端的高速數模混合設計

混合信號電路的設計很複雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。模擬信號和數位訊號的轉變是否實時、精確，是電路設計的重要指標。除了器件工藝、算法的進步會影響系統數模變換的精度外，現實世界中眾多干擾、噪聲也是困擾數模電路性能的主要因素。數模混合設計中的干擾問題，可從干擾源、干擾途徑和受害者三個方面分析，也就是電磁兼容分析中的三個基本要素。模擬信號是隨時間變化連續變化的電壓或電流，它們對外部的干擾更敏感，因而通常作為受害者做分析；數位訊號上只有隨時間變化的門限量化後的電壓成分，相比模擬信號對干擾有較高的承受能力，但是這類信號變化快，特別是快速變化的邊沿具有較高的高頻諧波成分，對外輻射能量，通常作為干擾源；干擾途徑主要包括電路傳導耦合和空間電磁場耦合。這樣，降低數位訊號對模擬信號的干擾就可以通過抑制干擾源、保護受害者、切斷干擾途徑三種方法來實現。

ADC 前端輸入配置方式選擇

目前的設計中，ADC前端輸入配置方式主要可分為兩種方式，一種是有源器件，另外一種是用無源器件。其中，有源器件通常使用放大器，無源器件主要用變壓器，兩者各有特點。我們可以根據兩者各自的特點，選擇合適的前端輸入配置方案。一般來說，在高中頻採樣時，要求大頻寬，低噪聲，或者對功耗有要求的場合，選用變壓器；而增益要求高，通帶平坦度要求高，以及需要保留直流分量的場合要用放大器輸入方式。當有多個參數發生衝突時，要分清主次，權衡選擇。

ADC採樣時鐘設計

在A/D轉換過程中引入的噪聲來源較多，主要包括熱噪聲、電源紋波、參考電平紋波、採樣時鐘抖動、ADC固有孔徑抖動以及量化誤差引起的噪聲等。量化錯誤引入的噪聲不可避免，但我們可以採取措施以減小引入ADC的其他噪聲。前面已經討論了電源、地的設計，以及ADC前端的設計，除此之外，採樣時鐘抖動對ADC信噪比性能也有著關鍵影響。

信號完整性分析

常遇到的信號完整性的問題有振鈴，反射，近端串擾，地彈，衰減，時延，過沖等等，這些問題可能造成數字邏輯時序錯誤，噪聲導致電平判斷錯誤，以及EMI等問題。實際上，所有的信號完整性問題，可以歸結為下面四類：單一網路的信號完整性問題；兩個或者多個網路間的信號完整性問題；電源和地分配系統中的軌道塌陷；電磁干擾問題。

新技術展望

強大的處理能力是信號處理器不斷追求的目標，大容量、高速度是存儲領域不變的主題，速度、精度則是模數轉換器廠商努力的方向。