《高精度模擬信號處理前端關鍵技術研究》是依託西安電子科技大學，由劉術彬擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：高精度模擬信號處理前端關鍵技術研究
- 項目類別：青年科學基金項目
- 項目負責人：劉術彬
- 依託單位：西安電子科技大學
中文摘要,結題摘要,
中文摘要
本項目基於對圖像感測器成像模擬前端系統的工作原理和信號噪聲源的系統性分析，以及對相關雙採樣、可變增益放大器、高速高精度模數轉換器等核心單元模組的拓撲結構和性能提升方法的研究，提出高集成度和高信噪比AFE的整體實現方案。對其中降噪、調幅、量化等關鍵功能模組進行重點研究。通過對相關雙採樣與可變增益放大器一體化設計、新型複合結構高效低能耗模數轉換器的探索和可復用方案的研究與最佳化提升系統的信噪比，降低系統的功耗。通過流片驗證，獲取並提煉出圖像感測器成像模擬前端系統以及關鍵技術的設計與最佳化方案。項目預期申請專利2項，發表論文5篇以上，其中SCI論文2~3篇。
結題摘要
本研究面向高解析度民用與星載CCD相機、高清數位相機、數碼攝像機和高速目標識別系統需求，針對相機整機架構體積大、重量大、功耗大等問題，開展集成化、高精度CCD信號模擬處理前端架構研究與晶片設計，有效提高我國星載相機的集成度、成像質量及晶片國產化。本項目完成了CCD圖像模擬前端處理晶片的關鍵技術研究，並實現了一種高集成度14位40MSPS CCD圖像模擬前端處理晶片，其集成了可程式時鐘驅動器、一體化相關雙採樣器與可變增益放大器和14位40MSPS的模數轉換器。晶片採用SMIC 0.35μm 3.3V CMOS工藝實現，在主時鐘頻率為40MHz，集成可變增益放大器實現了0~18dB的增益近似控制，增益步長為0.035dB，相關雙採樣電路在增益為最大值，18dB時，SNR為100.25dB, SNDR為85.69dB；ADC的SNR為100dB，SNDR為85.5dB，精確時鐘核心電路輸出時鐘占空比範圍2%~98%，延時相位精度優於5ps。基於0.35μm CMOS工藝的流片測試結果表明：晶片輸出可程式的H1~H4四相水平驅動時序和RG復位時序，且上升下降沿抖動特性JRMS低於65.554ps，採用兩幅不同的自然圖像測試晶片的動態性能，還原圖像的峰值信噪比不低於45dB。基於科研成果發表SCI論文15篇，其中IEEE論文5篇，申請國家發明專利4項。
