《低功耗、可重構模擬信號處理器的研究與設計》是依託復旦大學，由易婷擔任項目負責人的面上項目。
基本介紹
- 中文名：低功耗、可重構模擬信號處理器的研究與設計
- 依託單位：復旦大學
- 項目類別：面上項目
- 項目負責人：易婷
- 批准號：60876021
- 申請代碼：F0402
- 負責人職稱：副教授
- 研究期限：2009-01-01 至 2011-12-31
- 支持經費：30（萬元）
項目摘要
可重構模擬信號處理器可以根據套用要求對模擬信號處理器的功能進行配置，加快模擬系統的實現，縮短產品設計試製的周期，降低試製成本,具有一定的科學研究價值和實用意義。本課題對輸入信號頻率在100Hz到100KHz之間的、中等運算精度、中等規模的低功耗可重構模擬信號處理器的一些關鍵技術進行研究，包括對可重構模擬信號處理器的體系結構、可配置模擬單元的體系結構及其電路實現、可配置數字單元的體系結構及其電路實現、模擬信號處理器的低功耗實現技術等進行研究，並在此基礎上，採用130nm 1.2V CMOS工藝設計一個低功耗可重構模擬信號處理器，該可重構模擬信號處理器可以實現信號的算術運算（如加、減、乘、除、求大、求小、比較、積分、微分等）、濾波、信號跟蹤和檢測、高精度的可變增益放大/衰減、比例積分微分（PID）控制環路等模擬信號處理功能。在用該模擬信號處理器實現指定電路時，功耗性能比接近或達到國際先進水平。
