《電子系統集成設計技術》是2002年電子工業出版社出版的圖書，作者是李玉山、來新泉。
基本介紹
- 書名：電子系統集成設計技術
- 作者：李玉山 來新泉
- ISBN：7505380443
- 頁數：374
- 出版社：電子工業出版社
- 出版時間：2002 年10月
- 開本：16開
內宅簡介,圖書目錄,
內宅簡介
電子系統集成設計技術是一個不斷發展的學科領域，本書借鑑國外的最新教材和相關研究成果文獻資料，以EDA工具為背景，從電路與系統的角度深入研討新形勢下的電子設計技術。
本書內容由淺入深地分為：對系統集成設計進展加以概述；進而介紹IC製造與測試；ASIC底層電路及版圖設計；數字電路設計技術和可程式晶片設計開發；深入論述系統設計工具高級硬體語言的套用，包括VHDL和Verilog HDL的設計技術；最後探討有關ASIC/SOC系統設計的各種技術專題。
本書涉及電路系統設計和EDA技術兩個交迭相關的領域。它可以作為電子信息工程工程、通信工程、計算機科學與技術、測控技術與儀器、自動化、電路與系統等學科學習電子設計/EDA技術的高年級本科生、研究生教材和工程技術人員的自學參考書。
圖書目錄
第1章 電子系統集成設計概述
1.1 數字系統和vlsi
1.2 asic/soc設計與cax
1.3 asic/soc設計與製造
1.4 電子設計技術
1.5 eda設計工具
1.6 課程設計習題
第2章 ic製造與測試
2.1 ic工藝牽動設計
2.2 mos電晶體與連線
2.3 vlsi加工流程
2.4 線路、版圖與掩模
2.5 ic測試與故障
2.6 課程設計習題
第3章 asic底層電路及版圖設計
.3.1 cmos反相器
3.3 模擬asic電路
3.4 asic半定製技術
3.5 平面規劃與布局布線
3.6 ic版圖設計與電氣規劃
3.7 ic版圖格式
3.8 課程設計習題
*3.9 版圖設計工具tanner tools
第4章 數字電路設計技術
4.1 cmos門電路
4.2 時序與時序電路
4.3 時序邏輯設計
4.4 算術邏輯構件設計
4.5 分析、仿真與驗證
4.6 設計綜合與最佳化
4.7 edif格式
4.8 課程設計習題
*4.9 電路設計工具viewlogic
第5章 可程式器件底層設計
5.1 可程式晶片概述
5.2 xilinx fpga結構
5.3 fpga版圖設計
5.4 fpga編程及嵌入設計
5.5 fpga和cpld進展述評
5.6 課程設計習題
第6章 vhdl硬體設計語言
6.1 vhdl語言設計概述
6.2 vhdl可編譯源設計單元
6.3 vhdl語言基礎知識
6.4 時序語句與行為描述
6.5 信號與信號賦值
6.6 並發行為性語句與數據流描述
6.7 元件層次與結構描述
6.8 vhdl設計舉例
6.9 課程設計複習
*6.10 vhdl設計工具v-system
*6.11 vhdl相關標準
第7章 verilog hdl硬體設計語言
7.1 verilog hdl概要
7.2 verilog hdl基礎知識
7.3 邏輯門及時延模型
7.4 數據流風格描述
7.5 行為風格描述
7.6 結構風格描述
7.7 編譯仿真輔助技術
7.8 verilog hdl設計測試技術
7.9 verilog hdl與vhdl對比
7.10 課程設計習題
*7.11 ieee-1364 verilog hdl標準
第8章 asic/soc系統設計技術
8.1 時序電路與時序設計
8.2 系統與電路結構設計
8.3 處理器並行算法與結構
8.4 晶片內外互連技術
8.5 晶片低功耗設計
8.6 可測性設計與可靠性分析
8.7 asic/soc設計方法學
