《電子技術課程設計:EDA技術與套用》系統介紹了基於FPGA/CPLD套用開發的EDA技術，將VHDL的基礎知識、編程技巧和使用方法有機結合起來，使讀者能通過《電子技術課程設計:EDA技術與套用》的學習，掌握EDA技術的基本理論和工程開發技術。這是電路系統設計方法上的一次革命性變化，也是21世紀計算機套用工程師所必須掌握的專門知識。根據高校實訓教學的要求，以提高學生的實際工程設計能力為目的，內容主要包括EDA技術和VHDL基本知識、FPGA/CPLD基本原理和特性、基於QuartusⅡ的VHDL的套用與設計，並通過大量典型例子介紹，融硬體設計與軟體編程於一體，著重以培養實踐能力為目標，突出實用性。《電子技術課程設計:EDA技術與套用》主要面向高等院校本專科學生學習EDA技術和VHDL基礎知識的需要而編寫，可作為計算機、電子工程、信息工程和自動控制等專業的教學用書或參考用書，同時也可作為電子設計競賽、FPGA開發的自學用書，以及相關專業工作者的參考用書。
基本介紹
- 書名：電子技術課程設計:EDA技術與
- 作者：盛法生
- 出版日期：2011年6月1日
- 語種：簡體中文
- ISBN：7308088383, 9787308088381
- 外文名：Course Designing for
- 出版社：浙江大學出版社
- 頁數：263頁
- 開本：16
- 品牌：浙江大學出版社
- 定價：35.00元
內容簡介,圖書目錄,
內容簡介
《電子技術課程設計:EDA技術與套用》目的和任務是通過實踐訓練，要求學生初步掌握基於EDA技術的基本電路設計、常用硬體描述語言的使用、編程方法和仿真測試技術的套用；學會使用QuartusⅡ工具軟體，掌握硬體電路設計軟體化的基本技能。課程立足於通過設計實驗加強學生的動手與實踐能力，提高學生分析問題、解決問題、套用新知識的能力和創新精神。
全書理論聯繫實際，根據順序漸進的學習規律，由淺入深地安排課程內容。
全書理論聯繫實際，根據順序漸進的學習規律，由淺入深地安排課程內容。
圖書目錄
第1章 緒論
1.1 EDA技術的含義
1.2 EDA技術的發展歷程
1.3 EDA技術的實現目標
1.4 硬體描述語言
1.5 基於EDA工具的開發流程
1.6 EDA的開發商和EDA工具軟體
1.7 EDA的發展趨勢
1.8 基於FPGA的SOPC技術
1.9 網際網路上的EDA資源
習題
第2章 FPGA/CPLD基本原理與套用
2.1 可程式邏輯器件概述
2.1.1 PLD的發展進程
2.1.2 可程式邏輯器件的分類
2.2 基於乘積項的CPLD結構與工作原理
2.3 基於查找表（Look-Up-Table）的FPGA結構與工作原理
2.4 IP核心
2.5 FPGA/（CPLD測試技術
2.6 FPGA/（CPLD產品簡介
2.7 CPLD和FPGA的編程與配置
2.7.1 利用ByteBlasterⅡ並口下載電纜進行配置
2.7.2 利用ByteBlasterMV並口下載電纜進行配置
2.7.3 利用MasterBlaster串列/USB通信電纜進行配置
2.7.4 利用BitBlaster串列下載電纜進行配置
2.7.5 利用FPGA的專用晶片進行配置
2.7.6 使用單片機配置FPGA
2.7.7 使用CPLD配置FPGA
習題
第3章 VHDL硬體描述語言
3.1 VHDL簡介
3.1.1 VHDL的產生
3.1.2 VHDL的特點
3.2 VHDL程式結構
3.2.1 VHDL庫
3.2.2 VHDL程式包
3.2.3 實體
3.2.4 結構體
3.2.5 配置
3.3 VHDL中的數據對象與數據類型
3.3.1 數據對象
3.3.2 數據類型
3.4 基本詞法單元與操作符
3.4.1 VHDL中的詞法單元包括注釋、數字、字元、字元串和位串
3.4.2 VHDL中的操作符
3.5 VHDL基本語句
3.5.1 並行語句
3.5.2 順序語句
3.6 VHDL與硬體電路的對應
3.6.1 組合邏輯電路的VHDL描述
3.6.2 時序邏輯電路的VHDL描述
3.7 有限狀態機
3.7.1 一般狀態機的設計
3.7.2 Morre型有限狀態機的設計
3.7.3 Mealy型有限狀態機的設計
3.7.4 狀態編碼及剩餘狀態處理
習題
第4章 QuartusⅡ功能及套用
4.1 基本設計流程
4.1.1 建立設計資料夾和編輯檔案
4.1.2 創建工程
4.1.3 編譯前設定
4.1.4 全程編譯
4.1.5 時序仿真
4.1.6 套用RTL電路圖觀察器
4.1.7 引腳指配
4.1.8 配置檔案下載
4.2 LPM宏功能模組與IP套用
4.2.1 宏功能模組概述
4.2.2 宏模組套用實例
4.2.3 IP核及使用方法
4.3 SignalTapⅡ邏輯分析儀使用方法
4.3.1 SignalTapⅡ使用基本流程
4.3.2 SignalTapⅡ觸發信號的編輯
4.4 原理圖輸入設計方法
4.4.1 設計流程
4.4.2 套用宏模組的原理圖設計
習題
第5章 電路設計與實訓
5.1 基本電路設計與實訓
5.2 競賽電路設計與實訓
第6章 GW48 EDA/SOPC系統
6.1 GW48系統主機板結構與使用方法
6.2 實驗電路系統結構圖
6.3 超高速A/D、D/A板GW_ADDA說明
6.4 步進電機和直流電機使用說明
6.5 SOPC適配板使用說明
6.6 GWDVPB電子設計競賽套用板使用說明
附錄 GW48 EDA系統結構圖信號名與晶片引腳對照表
1.1 EDA技術的含義
1.2 EDA技術的發展歷程
1.3 EDA技術的實現目標
1.4 硬體描述語言
1.5 基於EDA工具的開發流程
1.6 EDA的開發商和EDA工具軟體
1.7 EDA的發展趨勢
1.8 基於FPGA的SOPC技術
1.9 網際網路上的EDA資源
習題
第2章 FPGA/CPLD基本原理與套用
2.1 可程式邏輯器件概述
2.1.1 PLD的發展進程
2.1.2 可程式邏輯器件的分類
2.2 基於乘積項的CPLD結構與工作原理
2.3 基於查找表（Look-Up-Table）的FPGA結構與工作原理
2.4 IP核心
2.5 FPGA/（CPLD測試技術
2.6 FPGA/（CPLD產品簡介
2.7 CPLD和FPGA的編程與配置
2.7.1 利用ByteBlasterⅡ並口下載電纜進行配置
2.7.2 利用ByteBlasterMV並口下載電纜進行配置
2.7.3 利用MasterBlaster串列/USB通信電纜進行配置
2.7.4 利用BitBlaster串列下載電纜進行配置
2.7.5 利用FPGA的專用晶片進行配置
2.7.6 使用單片機配置FPGA
2.7.7 使用CPLD配置FPGA
習題
第3章 VHDL硬體描述語言
3.1 VHDL簡介
3.1.1 VHDL的產生
3.1.2 VHDL的特點
3.2 VHDL程式結構
3.2.1 VHDL庫
3.2.2 VHDL程式包
3.2.3 實體
3.2.4 結構體
3.2.5 配置
3.3 VHDL中的數據對象與數據類型
3.3.1 數據對象
3.3.2 數據類型
3.4 基本詞法單元與操作符
3.4.1 VHDL中的詞法單元包括注釋、數字、字元、字元串和位串
3.4.2 VHDL中的操作符
3.5 VHDL基本語句
3.5.1 並行語句
3.5.2 順序語句
3.6 VHDL與硬體電路的對應
3.6.1 組合邏輯電路的VHDL描述
3.6.2 時序邏輯電路的VHDL描述
3.7 有限狀態機
3.7.1 一般狀態機的設計
3.7.2 Morre型有限狀態機的設計
3.7.3 Mealy型有限狀態機的設計
3.7.4 狀態編碼及剩餘狀態處理
習題
第4章 QuartusⅡ功能及套用
4.1 基本設計流程
4.1.1 建立設計資料夾和編輯檔案
4.1.2 創建工程
4.1.3 編譯前設定
4.1.4 全程編譯
4.1.5 時序仿真
4.1.6 套用RTL電路圖觀察器
4.1.7 引腳指配
4.1.8 配置檔案下載
4.2 LPM宏功能模組與IP套用
4.2.1 宏功能模組概述
4.2.2 宏模組套用實例
4.2.3 IP核及使用方法
4.3 SignalTapⅡ邏輯分析儀使用方法
4.3.1 SignalTapⅡ使用基本流程
4.3.2 SignalTapⅡ觸發信號的編輯
4.4 原理圖輸入設計方法
4.4.1 設計流程
4.4.2 套用宏模組的原理圖設計
習題
第5章 電路設計與實訓
5.1 基本電路設計與實訓
5.2 競賽電路設計與實訓
第6章 GW48 EDA/SOPC系統
6.1 GW48系統主機板結構與使用方法
6.2 實驗電路系統結構圖
6.3 超高速A/D、D/A板GW_ADDA說明
6.4 步進電機和直流電機使用說明
6.5 SOPC適配板使用說明
6.6 GWDVPB電子設計競賽套用板使用說明
附錄 GW48 EDA系統結構圖信號名與晶片引腳對照表
