直接數字頻率合成( DDS)技術在通信 、雷達及其他電子系統中得到了廣泛套用. 由於 DDS 全數字實現的特點, 其輸出頻譜雜散較大是其固有的缺陷. 因此 ,要使 DDS 在頻率合成技術中有效地發揮作用,就必須對其雜散進行正確分析並有效抑制 .如何減少 DDS 輸出中的雜散和噪聲成分是當今DDS 研究中的核心問題之一 .
基本介紹
- 中文名：雜散抑制
- 外文名：Stray inhibition
DDS原理分析,非理想情況下 DDS,DDS 雜散的來源,DDS 雜散的抑制方法,
近些年來, 隨著數位電視, 通信雷達, 航空航天等領域的急速發展, 傳統頻率合成技術由於其固有限制已滿足不了對信號頻率的穩定度、頻譜純度、解析度及切換時間等方面的要求。 DDS技術自上世紀 70年代問世以來, 由於其頻率解析度高, 穩定可靠, 容易控制, 相位連續等優點得到了越來越多的重視和套用。直接數字頻率合成 ( DDS)技術由 J. Tierney在 1971年首次提出。近年來隨著 V LSI技術的進步 ,這種結構獨特的頻率合成技術得到了充分的發展。同傳統的頻率合成技術相比 , DDS具有頻率切換時間短、頻率解析度高、相位變化連續、易實現對輸出信號的多種調製等諸多優點 ,使得 DDS具有廣闊的套用前景。 但是由於 DDS數位化實現的固有特點 ,決定了其輸出頻譜雜散較大 ,因此 80年代末 90年代初 ,掀起了對 DDS譜質研究的熱潮。 Nicholas建立了雜散信號模型,對 DDS相位截斷引起的雜散進行了深入的分析 ,並以數論為基礎得到了一些有益的結論,隨後 Garvey和 Babitch從波形分析角度、 Kroupa從傅氏分析角度進行了類似的討論。 在深入研究認識了 DDS雜散成因及分布規律後 ,對 DDS雜散抑制的研究成果便不斷出現 ,其中包括對 DDS相位累加器的改進、 ROM 數據壓縮、抖動注入技術的使用以及對 DDS工藝結構和系統結構的改進等等。DDS作為一種全數字器件, 其輸出頻譜雜散多且抑制作用不夠成為制約其發展套用的一個瓶頸, 在設計 D DS如相位累加器結構和波形 ROM查找表的定址位數時候不好把握。 因此, 為了合理有效地發揮 DDS的高性能,必須分析雜散來源, 研究雜散的分布特點, 找出抑制雜散輸出的方法。 傳統 DDS設計中, 雜散處理依靠通濾波器濾波, 在不影響信號質量情況下允許一定雜散輸出, 但這不能滿足它在某些高頻領域的使用。 雜散分析也主要集中在數學建模方面, Ni c h o l a s 從數論的方面對相位舍位輸出頻譜結構進行了分析, 建立了相位截斷誤差序列的雜散譜分析模型, Kr o u p a從傅氏角度分析了相位截斷雜散頻譜的位置與幅度量。 劉蘭坤對雜散的分布規律做了定性分析, 提出合理選擇時鐘頻率用於抑制輸出信號中的相位雜散。對雜散有一定得抑制但不明顯。
DDS原理分析
DDS的基本工作原理：DDS一般有四部分組成: N位相位累加器, M位波形存儲 ROM, D/A轉換器和低通濾波器。在參考時鐘 f c控制下,相位累加器在 f c上升沿對頻率控制字 K進行累加, 累加結果作為相位編碼對波形 ROM裡面存儲的幅值進行定址, 輸出二進制幅值編碼進行數模轉換後, 經過低通濾波得到平滑曲線。 相位累加器加滿到 2N產生溢出後, 則產生一個周期的波形。因此, 理想 DDS滿足:1) 無相位截斷, 相位累加器的輸出全部作為 ROM定址;2) ROM存儲波形模擬值, 不存在量化誤差;3) 數模轉換和濾波器件理想非線性。
非理想情況下 DDS
雜散模型：由前面的三個理想 DDS條件, 可以得出非理想情況下DDS模型, 由於實際因素, 在波形 ROM里存放著波形有限位二進制代碼作為 R OM的輸出, 因此在對波形幅度進行量化處理時就引入了幅度量化誤差 E 1。 DAC非線性誤差E2主要由於器件非線性和毛刺引起, 不同的器件性能各異,只能根據器件的具體參數分別分析。 在 1G Hz 的 DD S輸出頻譜中才存在 40d B左右的少量雜散譜線。 在小於 1GHz的電路系統中, 相對於相位截斷雜散而言, 幅度量化雜散和DAC非線性雜散幅度遠小於相位舍位雜散信號的幅度, 因此本文著重分析相位截斷誤差 E 0。
DDS 雜散的來源
DDS 的雜散信號主要有三個來源: ( 1) 相位舍位. 為了得到很高的頻率解析度,一般會將相位累加器的位數 N 做得很大, 但由於受波形存儲器容量的限制, 實際用來定址的位數 W 通常要小於 N , 定址時相位累加器的低 B 位就被截去( B =N -W), 所以會產生相位舍位誤差 . ( 2) 幅度量化. 波形存儲器中存儲的正弦幅度值是用二進制數來表示的 ,對於超過 L 位( 含符號位)的二進制幅度值, 必須進行量化處理,這會引入量化誤差. 量化主要有兩種方式,即捨入量化和截尾量化 ,實際中 DDS 多採用捨入量化方式 . ( 3) DAC 的非理想轉換特性 . DAC 的各種非理想轉換特性會影響 DDS 輸出頻譜的純度, 產生雜散頻率分量 . 在以上三個來源的雜散中,相位截斷雜散的水平一般要高於幅度量化雜散的水平 ,而 DAC所引起雜散的水平會隨其轉換特性的不同而不同. DDS 的雜散模型中 ε p( n) 為相位舍位誤差 ; ε q( n) 為波形的離散化和量化誤差; ε DAC(n) 為 DAC 的轉換誤差.
DDS 雜散的抑制方法
DDS 輸出信號的主頻譜中雜散成分非常豐富. 其頻譜特徵為 : 雜散以邊帶形式出現.擾動法和延時疊加法 ,它對抑制主譜中的邊帶雜散 ,提高 DDS 輸出信號的信噪比很有幫助 .
相位抖動注入法
相位截斷雜散來源主要由於誤差序列的周期性 , 相位抖動注入法主要思想是打破誤差序列的周期性 , 將確定有規律的雜散變成隨機無規律的噪聲 , 目的是產生一些隨機數加在累加器後面 , 使相位累加器的溢出隨機的提前 , 而不總是比理想的推後 。 從而使誤差分量隨機化 , 將單根雜散信號譜線的功率在較寬的頻率範圍內進行平均就可以使雜散信號變為幅度較低的噪聲 , 進而改善總的信號頻譜質量 , 可以有效的抑制雜散信號 。設計相位抖動注入法結構 , 相位累加輸出 N位 , 要取其前 A位作為地址碼來查詢波形 R O M表 , 後 B= ( N — A ) 位是雜散來源 , 所以在其相位截斷前 , 加入 ( N-A ) 位隨機碼 。 即 0 , 2B -1 之間的隨機數 , 進行加擾 。
延時疊加法
延時疊加法案中採用了 2 片 DAC , 分別用相位相反的時鐘進行觸發. 這樣, 2 個 DAC 的觸發時間相差Tc/2 . 可見, 在疊加輸出後 ,信噪比有一增量, 這說明對頻譜中的邊帶( 主譜中的雜散)有一定的抑制作用. 經延時疊加法處理後, 由於 DDS 輸出信噪比的提高, 減輕了 DAC 後面低通濾波器的壓力, 因而使低通濾波器更容易設計. 另外 ,它對量化噪聲及其它雜散也有抑制效果。
延時疊加法案中採用了 2 片 DAC , 分別用相位相反的時鐘進行觸發. 這樣, 2 個 DAC 的觸發時間相差Tc/2 . 可見, 在疊加輸出後 ,信噪比有一增量, 這說明對頻譜中的邊帶( 主譜中的雜散)有一定的抑制作用. 經延時疊加法處理後, 由於 DDS 輸出信噪比的提高, 減輕了 DAC 後面低通濾波器的壓力, 因而使低通濾波器更容易設計. 另外 ,它對量化噪聲及其它雜散也有抑制效果。
相位擾動法
加擾動技術是一種十分有效的抑制雜散信號的方法. 其方法是在相位暫存器輸出後, 相位截斷前加入一個在( 0 , 2N -W) 區間內均勻分布的隨機擾動信號 Z P( n). 目的是產生一些隨機數加在相位累加器後面 ,使它不總是比理想的推後,而是隨機的提前,從而打破它的周期性 . 相位抖動法主要是針對相位舍位誤差,它的主要思想是把確定性的、有規律的雜散轉化成隨機的、無規律的相位噪聲。
加擾動技術是一種十分有效的抑制雜散信號的方法. 其方法是在相位暫存器輸出後, 相位截斷前加入一個在( 0 , 2N -W) 區間內均勻分布的隨機擾動信號 Z P( n). 目的是產生一些隨機數加在相位累加器後面 ,使它不總是比理想的推後,而是隨機的提前,從而打破它的周期性 . 相位抖動法主要是針對相位舍位誤差,它的主要思想是把確定性的、有規律的雜散轉化成隨機的、無規律的相位噪聲。
經加擾動處理後 ,誤差序列變成類白噪聲 ,其能量被均勻分布到 S 個頻率點上 ,從而大大提高了信雜比, 這裡 S 為 DFT 的長度 . 理論上, 當 GCD =( Fr , 2N -W)=2N -W -1時得到最大信噪比: S/ N =( 6 . 02 W -9 . 94 +10 *lg( S ) ) dB, 當 GCD =( Fr ,2N - W)=1 時 ,得到最小信噪比: S/ N =( 6 . 02 W -11 . 19 +10 *lg( S) ) dB .
系統實現
該設計是用 VHDL 語言來實現的 ,所用的晶片為 ALTERA 公司的 EP1K30TC144 , 在這裡將存儲容量配置成一個 1024 ×8 的 ROM 表, 儲存正弦信號( 0 ,π/2) 區間的幅碼 . 相位累加器字長為 32 位,用4 個 8 位的累加器以流水線的方式實現 32 位累加器 ,截斷字長為 13 位 ,波形數據輸出為 8 位. 採用相位擾動和延時疊加相結合的辦法實現雜散抑制 . RESET 、EN 、CLK 、LOCK 、Q 分別代表復位、使能、時鐘、頻率控制字設定、取樣波形數據輸出 . 把 0 ～ 化/2 的相位分成 7FF 段, 取出相應的幅度值存儲於 ROM 中. 數據顯示 , Q 輸出從 0 ～ 7F ～0 ～ 83 ～ 0 變化 ,將 Q 值輸出通過 D/A 轉換就可以得到正弦波 .
頻率控制字 K =220 ,系統時鐘 f clk =50MHz ,所以 DDS 的 輸出 頻 率: f out = k × f clk/2N =12 . 4KHz . 由於此處累加器是每兩個時鐘累加一次,所以頻率 f out =6 . 2kHz .正弦波形平滑, 頻譜純正 ,雜散抑制好.
DDS 技術中其輸出頻譜雜散較大是其固有的缺陷 ,精確的分析雜散譜特性找到抑制的方法對設計高性能的直接數字頻率合成器有重要的意義. 相位舍位誤差 、波形的離散化和量化誤差及 DAC 的轉化誤差等是雜散主要來源 . 採用相位擾動和延時疊加相結合的辦法可以有效地抑制雜散, 得到理想的正弦波形和較純的頻譜 .
該設計是用 VHDL 語言來實現的 ,所用的晶片為 ALTERA 公司的 EP1K30TC144 , 在這裡將存儲容量配置成一個 1024 ×8 的 ROM 表, 儲存正弦信號( 0 ,π/2) 區間的幅碼 . 相位累加器字長為 32 位,用4 個 8 位的累加器以流水線的方式實現 32 位累加器 ,截斷字長為 13 位 ,波形數據輸出為 8 位. 採用相位擾動和延時疊加相結合的辦法實現雜散抑制 . RESET 、EN 、CLK 、LOCK 、Q 分別代表復位、使能、時鐘、頻率控制字設定、取樣波形數據輸出 . 把 0 ～ 化/2 的相位分成 7FF 段, 取出相應的幅度值存儲於 ROM 中. 數據顯示 , Q 輸出從 0 ～ 7F ～0 ～ 83 ～ 0 變化 ,將 Q 值輸出通過 D/A 轉換就可以得到正弦波 .
頻率控制字 K =220 ,系統時鐘 f clk =50MHz ,所以 DDS 的 輸出 頻 率: f out = k × f clk/2N =12 . 4KHz . 由於此處累加器是每兩個時鐘累加一次,所以頻率 f out =6 . 2kHz .正弦波形平滑, 頻譜純正 ,雜散抑制好.
DDS 技術中其輸出頻譜雜散較大是其固有的缺陷 ,精確的分析雜散譜特性找到抑制的方法對設計高性能的直接數字頻率合成器有重要的意義. 相位舍位誤差 、波形的離散化和量化誤差及 DAC 的轉化誤差等是雜散主要來源 . 採用相位擾動和延時疊加相結合的辦法可以有效地抑制雜散, 得到理想的正弦波形和較純的頻譜 .
