《開放式實驗CPU設計》是2007年6月清華大學出版社出版的圖書，作者是湯志忠 。
基本介紹
- 書名：開放式實驗CPU設計
- 作者：湯志忠
- 譯者：楊春武
- ISBN：9787302151050
- 頁數：312頁
- 出版社：清華大學出版社
- 出版時間：2007 年6月
- 開本：16開
內容簡介,作者簡介,目錄,
內容簡介
本書介紹了開放式實驗cpu的設計方法，採取全新的實驗理念，允許實驗者自行設計指令系統和cpu的系統結構，能對cpu設計的正確性進行驗證。
本書介紹一種開放式cpu實驗教學系統tec－ca，以及計算機組成原理實驗和計算機系統結構實驗。計算機組成原理實驗包括多種編碼實驗、運算器部件實驗、存儲器實驗、組合邏輯控制器和微程式控制器實驗等；計算機系統結構實驗包括普通cpu設計、具有多級流水的cpu設計、具有多級流水帶cache的 cpu設計和超標量cpu設計等。
為了幫助初學者設計cpu，本書以if語句、process語句、case語句3個常用語句和vhdl層次結構為重點，通過大量實例講解了如何使用vhdl設計硬體；通過16位實驗cpu設計實例及其vhdl程式原始碼闡述cpu設計方法。
本書可用作計算機專業本科生和研究生的實驗教材，也可作為相關專業人員的參考書。
作者簡介
湯志忠，1970年3月畢業於清華大學自動控制系，現為清華大學計算機系教授，博士生導師。從事計算機學科的教學和科研已經超過37年，主要研究方向是高性能計算及格線計算、並行算法及編譯最佳化等。已經為本科生和研究生主講了“計算機組成”和“計算機系統結構”等多門課程，主持完成了國家科技攻關項目 10多項，發表學術論文100多篇，編寫和翻譯著作10多部，多次獲得國家級和省部級獎勵。
目錄
第1章 vhdl入門
1.1 vhdl入門需掌握的基本知識
1.2 命名規則和注釋
1.3 對象及其說明、運算和賦值
1.3.1 信號、變數和常量
1.3.2 數據類型
1.3.3 信號、變數和常量的說明
1.3.4 常用運算符
1.3.5 賦值語句
1.4 if語句、process語句和case語句的使用
1.4.1 if語句
1.4.2 process語句
1.4.3 case語句
1.5 設計實體
1.5.1 實體
1.5.2 結構體
1.6 層次結構設計
1.6.1 component語句和port map語句
1.6.2 用層次結構設計方法設計一個與或門
1.7 一個通用暫存器組的設計
1.7.1 設計要求
1.7.2 設計方案
1.7.3 設計實現
1.8 用VHDL設計硬體的建議
第2章 16位實驗CPu設計實例
2.1 指令系統
2.1.1 指令系統格式
2.1.2 指令系統設計說明
2.2 實驗CPU總體設計方案
2.2.1 一條指令執行需要3拍時間
2.2.2 實驗CPU的總體構成
2.3 指令流程表
2.4 實驗CPU的VHDL程式原始碼
2.4.1 通用暫存器組部分regfile
2.4.2 取指部分instru_fetch
2.4.3 指令解碼部分decoder_unit
2.4.4 執行部分exe_unit
2.4.5 存儲器部分memory_unit
2.4.6 程式包exp_cpu_components
2.4.7 頂層設計實體exp_cpu
第3章 QuartusⅡ基本使用方法
3.1 Quartus主螢幕
3.2 格雷碼計數器設計示例
3.3 仿真
3.3.1 生成仿真波形檔案
3.3.2 設定仿真參數
3.3.3 啟動仿真且觀察波形
3.4 SOF格式檔案下載
3.5 使用嵌入式邏輯分析儀進行實時測試
3.6 電原理圖和VHDL程式的層次結構設計
第4章 TEe—CA開放式CPU實驗教學系統介紹
4.1 TEC—CA的總體結構概述
4.1.1 TEC CA的組成部分
4.1.2 TEC—CA的總體結構
4.2 TEC—CA的設計指導思想
4.3 TEC—CA的功能概述
4.3.1 TEC—CA的基本功能
4.3.2 TEC—CA的擴展功能
4.4 子板
4.4.1 ACEXIK系列FPGA的特點
4.4.2 ACEXlK系列FPGA的結構
……
第5章 調試軟體Debugcontroller
第6章 計算機組成原理實驗
第7章 計算機系統結構實驗
附錄A VHDL基礎
附錄B EP1C6和EP1C12引腳
參考文獻
1.7.2 設計方案
1.7.3 設計實現
1.8 用VHDL設計硬體的建議
第2章 16位實驗CPu設計實例
2.1 指令系統
2.1.1 指令系統格式
2.1.2 指令系統設計說明
2.2 實驗CPU總體設計方案
2.2.1 一條指令執行需要3拍時間
2.2.2 實驗CPU的總體構成
2.3 指令流程表
2.4 實驗CPU的VHDL程式原始碼
2.4.1 通用暫存器組部分regfile
2.4.2 取指部分instru_fetch
2.4.3 指令解碼部分decoder_unit
2.4.4 執行部分exe_unit
2.4.5 存儲器部分memory_unit
2.4.6 程式包exp_cpu_components
2.4.7 頂層設計實體exp_cpu
第3章 QuartusⅡ基本使用方法
3.1 Quartus主螢幕
3.2 格雷碼計數器設計示例
3.3 仿真
3.3.1 生成仿真波形檔案
3.3.2 設定仿真參數
3.3.3 啟動仿真且觀察波形
3.4 SOF格式檔案下載
3.5 使用嵌入式邏輯分析儀進行實時測試
3.6 電原理圖和VHDL程式的層次結構設計
第4章 TEe—CA開放式CPU實驗教學系統介紹
4.1 TEC—CA的總體結構概述
4.1.1 TEC CA的組成部分
4.1.2 TEC—CA的總體結構
4.2 TEC—CA的設計指導思想
4.3 TEC—CA的功能概述
4.3.1 TEC—CA的基本功能
4.3.2 TEC—CA的擴展功能
4.4 子板
4.4.1 ACEXIK系列FPGA的特點
4.4.2 ACEXlK系列FPGA的結構
……
第5章 調試軟體Debugcontroller
第6章 計算機組成原理實驗
第7章 計算機系統結構實驗
附錄A VHDL基礎
附錄B EP1C6和EP1C12引腳
參考文獻
